Notícias do CoinWorld, a blockchain pública AI+ZK Polyhedra anunciou que completou a otimização do framework Expander na semana passada. As principais melhorias incluem: integração de ponta a ponta do GPU Prover com o framework Expander, onde o Prover agora pode alternar sem problemas entre os modos de execução CPU e GPU através de variáveis de ambiente, permitindo aceleração GPU transparente sem configuração adicional; otimização de primitivas aritméticas FPGA para dispositivos Versal HBM, incluindo somadores e multiplicadores para os campos M31Ext3, Goldilocks e BN254, maximizando a largura de banda de memória para maximizar o throughput e minimizar a latência, estabelecendo as bases para a geração de proof com aceleração de hardware completo em FPGA; testes de benchmark do núcleo aritmético inicial para verificar a correção funcional e a escalabilidade do throughput.
Esta página pode conter conteúdo de terceiros, que é fornecido apenas para fins informativos (não para representações/garantias) e não deve ser considerada como um endosso de suas opiniões pela Gate nem como aconselhamento financeiro ou profissional. Consulte a Isenção de responsabilidade para obter detalhes.
Polyhedra completou a otimização da estrutura Expander, melhorando o desempenho e a confiabilidade.
Notícias do CoinWorld, a blockchain pública AI+ZK Polyhedra anunciou que completou a otimização do framework Expander na semana passada. As principais melhorias incluem: integração de ponta a ponta do GPU Prover com o framework Expander, onde o Prover agora pode alternar sem problemas entre os modos de execução CPU e GPU através de variáveis de ambiente, permitindo aceleração GPU transparente sem configuração adicional; otimização de primitivas aritméticas FPGA para dispositivos Versal HBM, incluindo somadores e multiplicadores para os campos M31Ext3, Goldilocks e BN254, maximizando a largura de banda de memória para maximizar o throughput e minimizar a latência, estabelecendo as bases para a geração de proof com aceleração de hardware completo em FPGA; testes de benchmark do núcleo aritmético inicial para verificar a correção funcional e a escalabilidade do throughput.