Ера великих обчислювальних потужностей AI: конкуренти змагаються, вітчизняна індустрія чипів прискорює прориви

AI обчислювальна потужність стає початком, який перевизначає індустрію чипів.

Останніми роками, через уповільнення закону Мура та те, що продуктивність в межах одного чипа не може задовольнити вибухоподібний попит на обчислювальні потужності, у всьому світі в промисловості сформувалися два шляхи прориву: передове пакування та системна інтеграція з надвузловими (supernode) системами. На цьому тлі національні ланцюги постачання індустрії чипів, зокрема EDA, передове пакування, напівпровідникове обладнання та технології високошвидкісних з’єднань (high-speed interconnect), прискорюють розміщення своїх потужностей у напрямі AI-обчислень.

Говорячи про вітчизняні промислові тенденції, директор департаменту компаній підприємницького рівня Інституту досліджень Цимоу (芯谋研究) Ван Сяолунь у коментарі кореспондентові Securities Times (证券时报) зазначив, що зі поглибленням реалізації в нашій країні стратегії автономного та контрольованого розвитку напівпровідників, хоча технологічні процеси певною мірою обмежені, вітчизняний ланцюг постачання все ще може прокласти шлях характерного для Китаю розвитку напівпровідників через «відповідний (adequate) технологічний процес + передове пакування + оптимізацію системи та екосистеми». Це має змогу зменшити структурні недоліки та системні ризики, з якими Китай стикається в новому раунді конкуренції з AI та передових обчислювальних технологій.

Конкуренція в EDA зміщується до системної інтеграції

Як один із найверхівкових секторів у чиповій індустрії, фахівці EDA відчувають на собі тренд перебудови чип-дизайну під AI надзвичайно глибоко.

«Від багаточипових кристалів (multi-die) до надвузлів системна складність є небаченою досі. У сфері AI-апаратного забезпечення клієнти стикаються вже не з викликом лише дизайну одного чипа. Натомість виникають системні ризики, зумовлені Chiplet-передовим пакуванням, гетерогенними (heterogeneous) інтеграціями, високошвидкісним запам’ятовуванням (high-bandwidth storage), надшвидкісними взаємоз’єднаннями, ефективними мережами електроживлення та архітектурою AI дата-центрів. Це включає ризики через недостатню увагу до охолодження, що спричиняє перегрів і викривлення всього пристрою; дефекти дизайну мережі електроживлення, що призводить до спрацювання запобіжників (熔断) у місцях з’єднання пакування при високих навантаженнях; брак перспективи для системного керування сигналами, через що десятки мільйонів доларів США (数千万美元) вартої фотомаски/літо-графії для виготовлення (фабування) після складання не вдається увімкнути тощо». Засновник і голова ради директорів компанії Chips and Semiconductors (芯和半导体) Лін Фенґ заявив про це нещодавно на пресконференції.

Лін Фенґ зазначив, що для вирішення зазначених проблем постачальникам EDA потрібно закріпити підхід «системної інтеграції та координації (STCO)» — досягати узгодженого проєктування у обчисленнях, мережах, електроживленні, охолодженні та системній архітектурі.

Три глобальні гравці в EDA вже підтвердили галузевий тренд, витрачаючи справжні гроші на злиття та поглинання. У 2025 році Synopsys (新思科技) придбала за 35 мільярдів доларів США першу у світі компанію з симуляційної EDA — Ansys — доповнивши можливості багатофізичних (multi-physics) симуляцій та посиливши можливості аналізу від чипа до системи в повному ланцюгу.

Вітчизняні виробники AI-чипів також активно розгортають і інвестують на рівні екосистеми. Нещодавно на SEMICON форумі головний операційний віцепрезидент і директор з продуктів компанії Muhui (沐曦股份) Сунь Ґоцзянь (孙国梁) представив, що Muhui формує повну матрицю продуктів GPU у межах єдиної власної архітектури, охоплюючи сценарії AI-тренування, AI-виведення (推理), графічного рендерингу, наукового інтелекту тощо. У поєднанні з цим власний стек програмного забезпечення повністю сумісний із провідною екосистемою та активно просуває побудову екосистеми з відкритим кодом (open-source).

На думку Ван Сяолуна, добре програмне середовище має критично важливе значення для підвищення ефективності використання апаратного забезпечення. Це пришвидшить перехід вітчизняних AI-чипів від «замінювати та бути придатними до використання» до «бути по-справжньому автономно зручними». Наприклад, за тим, що DeepSeek, Qianwen (千问) та інші вітчизняні великі моделі виходять у широкий обіг, стоїть значне підвищення ефективності використання вітчизняних AI-чипів.

Гібридне з’єднання (混合键合) підвищує ключову технологію для обчислювальної потужності

На рівні апаратного забезпечення, в еру великих масштабів обчислювальної потужності для AI, коли в межах одного чипа виникають три головні «вузькі місця» — енергоспоживання (功耗), площа (面积) та вихід придатної продукції (良率) — передове пакування стає новим «носієм закону Мура». Наприклад, у CoWoS від TSMC: кожне покоління інтегрує більше GPU, більший HBM і потужніші інтерконекти. Наразі, включно з гігантами AI-чипів, такими як NVIDIA та AMD, усі вони досягли підвищення класу обчислювальної потужності AI-чипів через технології передового пакування.

На цьому тлі на SEMICON форумі цього року менеджер з ринку в підрозділі контрактного виробництва (代工业务) компанії Wuhan Xinchip Integrated Circuit Co., Ltd. (武汉新芯集成电路股份有限公司) Ґо Сяочао (郭晓超) розповів про найновіші тенденції індустрії. Він зазначив, що ринок передового пакування, особливо в напрямі 2.5D/3D, швидко розширюється. Галузеві типові рішення вже еволюціонували від CoWoS-S до CoWoS-L, SoW і 3.5D XDSiP. Масштаб інтеграції безперервно зростає, а гібридне з’єднання є ключем до досягнення високощільних взаємоз’єднань та ключовою технологією для підвищення обчислювальної потужності. Тут потрібне не лише прорив у технологічних процесах, а й спільна робота в методології дизайну, матеріалах і обладнанні.

На рівні вітчизняного обладнання Північний ХуаЧуанг (北方华创) нещодавно оголосив про випуск обладнання для гібридного з’єднання «кристал-до-пластини» розміром 12 дюймів (D2W). Зазначається, що це обладнання зосереджене на крайніх вимогах до взаємоз’єднання чипів у всьому спектрі застосувань 3D-інтеграції, зокрема для SoC, HBM і Chiplet. Воно долає ключові технологічні виклики, такі як бездефектне захоплення надтонких чипів у мікрометровому масштабі, надточне наведення на нано-рівні та високоякісне стабільне з’єднання без порожнин (без порожнин). У результаті досягається більш оптимальний баланс між нанометровою точністю наведення чипа та потужностями швидкісного з’єднання, і компанія стала першим у країні виробником, який завершив підтвердження клієнтського технологічного процесу для обладнання D2W hybrid bonding.

Північно-Китайська Технологія Топцзін (拓荆科技) також на SEMICON форумі представила лінійку 3D IC, яка включає кілька нових продуктів, зокрема розтоплювальне з’єднання (熔融键合), лазерне відокремлення (激光剥离) тощо; основний фокус — на застосуваннях, пов’язаних із Chiplet-гетерогенною інтеграцією, тривимірним штабелюванням (三维堆叠) та HBM.

Останніми роками обладнання для гібридного з’єднання стало найбільш швидкозростаючим сегментом серед напівпровідникового виробничого обладнання. Консалтингова компанія Yole прогнозує, що до 2030 року її глобальний ринковий обсяг перевищить 1,7 мільярда доларів США, а середньорічний темп зростання (CAGR) для обладнання D2W hybrid bonding, за оцінками, може досягати 21%.

Втім, керівники відповідних великих виробників напівпровідникового обладнання також зазначають, що, хоча ринок обладнання для гібридного з’єднання зростає дуже швидко, він також стикається з викликами щодо точності наведення, чистого середовища, допуску на викривлення (翘曲包容) тощо. Крім того, для різних сценаріїв застосування гібридного з’єднання відрізняється вибір матеріалів інтерфейсу. Комбінації діелектричних матеріалів, таких як SiCN (非晶态材料), з міддю мають свої переваги й недоліки; при цьому якість з’єднання напряму залежить від профілю поверхні, контролю частинок і викривлення вафель. Тривимірна інтеграція спирається на тісну співпрацю всієї індустрії.

Опубліковано «Білий документ» (white paper) щодо технічної системи надвузлів

Ще один шлях прориву для нарощування обчислювальної потужності — системна інтеграція надвузлів, через технології високошвидкісних взаємоз’єднань, розширює обчислювальні елементи від надвузла на рівні одного вузла та рівня стійки (rack) (supernode) — приблизно сотні AI-чипів — до надвузлів кластерного рівня (десятки мільйонів AI-чипів). Поєднання надвузлів із передовим пакуванням народжує «суперкомп’ютер», що складається з великої кількості AI-чипів, HBM, високошвидкісної мережі взаємоз’єднань і системи рідинного охолодження (液冷散热).

Вітчизняні великі компанії також демонструють інновації й упровадження в сфері надвузлів. 26 березня в рамках щорічної конференції Zhongguancun Forum компанія Inspur? (中科曙光) представила перший у світі бездротовий надвузол типу scaleX40 у вигляді ящика для кабелів (无线缆箱式). Як зазначається, традиційні надвузли залежать від оптичного волокна та мідних кабелів, через що зазвичай мають довгий цикл розгортання, високу складність експлуатації й техобслуговування (运维复杂度), і багато точок потенційних відмов. scaleX40 використовує ортогональну архітектуру бездротового кабельного первинного взаємоз’єднання (正交无线缆一级互连), реалізуючи пряме вставляння обчислювальних вузлів у вузли комутації (перемикачі) — тим самим усуваючи на кореневому рівні втрати продуктивності та ризики експлуатації, спричинені кабелями.

Один вузол scaleX40 інтегрує 40 плат GPU; сумарна обчислювальна потужність перевищує 28 PFlops; сумарна ємність HBM перевищує 5 TB; сумарна пропускна здатність доступу до пам’яті перевищує 80 TB/s. Це формує блоки обчислювальної потужності високої щільності та задовольняє потреби тренування й виведення (inferencing) для великих моделей із трильйонами параметрів.

Лі Бінь (李斌), старший віцепрезидент Inspur? (中科曙光), зазначив, що значення scaleX40 полягає не лише у підвищенні продуктивності, а й у перебудові логіки надання обчислювальної потужності: просуванні обчислювальної потужності з «інженерної побудови» до «продуктного забезпечення», істотно знижуючи поріг використання висококласної обчислювальної потужності та вартості впровадження.

На рівні індустрії 29 березня було офіційно опубліковано «Білий документ щодо технічної системи надвузлів» («白皮书») — спільна робота Шанхайської лабораторії з проблем штучного інтелекту (上海人工智能实验室) разом із компаніями з ланцюга створення цінності AI, такими як Qichі Yumor? (奇异摩尔), Muhui (沐曦) та Jietiao Xingchen (阶跃星辰). Зазначений документ має на меті для масштабного впровадження надвузлів вирішити ключові больові точки, зокрема складність гетерогенної координації (异构协同难), низьку ефективність крос-доменного планування (跨域调度效率低), складність інженерного розгортання тощо, і надає теоретичні орієнтири з боку індустрійної практики.

Qichі Yumor вважає, що цінність майбутніх надвузлів проявлятиметься більшою мірою в тому, чи зможе система організувати обчислення, зберігання, взаємозв’язок, планування та ресурси середовища виконання (运行时资源) у єдиний узгоджений системний блок, зберігаючи у значно більших масштабах високу пропускну здатність, низьку затримку, високу ефективність використання та можливість сталого нарощування. Надвузол більше не є лише «комбінацією більшої кількості прискорювальних чипів», а є новим архітектурним системним блоком, який визначає, чи зможе система підтримувати ефективну узгодженість у великих масштабах.

(Джерело: Securities Times)

Масив інформації та точні роз’яснення — усе в додатку Sina Finance (新浪财经APP)