Intel « Panther Lake - H » détails du processeur mobile révélés en grande pompe, utilisant une conception de puce séparée

IT之家 8 mars – Selon un rapport de TechPower Up publié hier, la plateforme d’analyse approfondie des semi-conducteurs Kurnal Insights a récemment publié une photo Die-Shot du processeur mobile Intel « Panther Lake-H ».

▲ Source de l’image : Kurnal Insights, même source ci-après

D’après la photo, le processeur « Panther Lake-H » utilise une conception de puce séparée, son apparence générale étant similaire à celle des générations précédentes Arrow Lake-H et Meteor Lake. Cependant, cette fois, la disposition s’approche davantage de Lunar Lake, avec un SoC Tile comprenant des cœurs CPU, un NPU et un contrôleur de mémoire, tandis que le Graphics Tile contient l’unité graphique intégrée, et le I/O Tile est responsable des divers composants d’entrée/sortie de la plateforme.

Le SoC Tile est fabriqué selon le procédé Intel 18A, tandis que dans les modèles grand public, le Graphics Tile ne comporte que 4 cœurs Xe et utilise le procédé Intel 3, et le I/O Tile emploie le même procédé N6 de la génération précédente. En comparaison, le Graphics Tile du processeur Panther Lake-U possède 12 cœurs Xe, fabriqués avec le procédé TSMC N3E.

Plus précisément, Panther Lake-H comporte quatre modules (Tiles) : le base Tile, fabriqué en 22 nm, joue un rôle de couche intermédiaire, fournissant des connexions à haute densité pour les Tiles empilés au-dessus ; les trois autres modules sont le Compute Tile, le Graphics Tile et le I/O Tile. Bien qu’ils soient assemblés de manière compacte en une forme irrégulière, Intel utilise une structure de Filler Tile en silicium pour que la puce ait finalement une forme rectangulaire régulière.

Le Compute Tile mesure 14,32 mm × 8,04 mm (environ 115 mm²) et contient 6P + 8E + 4LPE cores. Le cœur de calcul principal est composé de 6 cœurs de performance Cougar Cove (P) et 2 cœurs d’efficacité Darkmont (E), reliés par un bus Ring, partageant 18 Mo de cache L3.

De plus, chaque cœur P dispose de 3 Mo de cache L2 dédié, tandis que les deux cœurs E partagent chacun 4 Mo de cache L2. En termes de fréquence, le cœur P peut atteindre jusqu’à 5,10 GHz, le cœur E jusqu’à 3,80 GHz, avec une fréquence de base plus basse pour le cœur E à faible consommation, pouvant aller jusqu’à 3,70 GHz.

Outre les cœurs CPU, le Compute Tile comprend également un contrôleur de mémoire, un cache côté mémoire de 8 Mo, supportant la DDR5 en double canal et la LPDDR5X, avec une vitesse maximale de 9600 MT/s. Le NPU Intel 5 est également intégré, comprenant 3 moteurs de calcul neuronal, chacun doté de 1,5 Mo de cache, pour un total de 4,5 Mo, le reste de l’espace transistors pouvant être dédié à des moteurs multimédia ou autres.

Ensuite, on peut voir que le Graphics Tile mesure 8,14 mm × 6,78 mm (environ 55,18 mm²), contenant 12 cœurs Xe, avec 16 Mo de cache L2, basé sur l’architecture Xe3 Celestial.

Enfin, le I/O Tile allongé mesure 12,44 mm × 4 mm (environ 49,76 mm²), intégrant un hub PCIe et un contrôleur Thunderbolt 5 (ou USB4 v2), offrant 4 canaux PCIe 5.0, 8 canaux PCIe 4.0, ainsi que 2 interfaces Thunderbolt 5, avec un contrôleur Wi-Fi 7 et Bluetooth 5.4 intégrés.

Note de IT之家 : Die-Shot (photo de la puce nue) désigne une photographie microscopique ou une vue de la disposition physique interne de la puce, utilisée pour analyser la conception spécifique de la puce et la surface de ses différentes zones.