L'ère de la grande puissance de calcul de l'IA : la compétition féroce, l'industrie des puces nationales progresse sur plusieurs fronts, accélérant les percées

La puissance de calcul basée sur l’IA est devenue l’origine qui va remodeler l’industrie des puces.

Ces dernières années, à mesure que la loi de Moore ralentit et que les performances d’une seule puce ne parviennent plus à répondre à la demande explosive en puissance de calcul, deux voies de percée se sont dessinées dans l’industrie mondiale : l’intégration via des emballages avancés et l’intégration de systèmes à l’échelle des nœuds ultra-performants (supernodes). Dans ce contexte, l’ensemble des maillons de la chaîne de l’industrie chinoise des puces — notamment l’EDA, l’emballage avancé, l’équipement semi-conducteur et les technologies d’interconnexion à haut débit — accélèrent leur déploiement dans le domaine de la puissance de calcul pour l’IA.

En ce qui concerne les tendances industrielles nationales, le directeur de l’équipe entreprises de Ciming Research, Wang Xiaolong, a déclaré au journaliste du Securities Times que, avec l’approfondissement de la stratégie chinoise visant une maîtrise autonome et contrôlable de l’industrie des semi-conducteurs, même si les procédés de fabrication sont limités dans une certaine mesure, la chaîne industrielle nationale peut encore tracer une voie de développement des semi-conducteurs à caractéristiques chinoises grâce à « procédé de fabrication modéré + emballage avancé + optimisation des systèmes et de l’écosystème ». Cela pourrait réduire les désavantages structurels et les risques systémiques auxquels la Chine est confrontée dans la prochaine phase de concurrence sur les industries de l’IA et du calcul avancé.

La concurrence en EDA se déplace vers l’intégration au niveau système

Étant donné qu’il se situe tout en amont de l’industrie des puces, les professionnels de l’EDA ressentent très directement la tendance à la refonte de la conception de puces par l’IA.

« D’un ensemble de multiples puces à un super nœud, la complexité au niveau système est sans précédent. Dans le domaine du matériel d’IA, pour les clients, le défi ne consiste plus à concevoir une puce unique, mais plutôt à intégrer au niveau système les risques systémiques engendrés par l’emballage avancé des Chiplets, l’intégration hétérogène, la mémoire à bande passante élevée, l’interconnexion ultra-rapide, les réseaux d’alimentation efficaces et l’architecture des centres de données IA. Cela inclut, par exemple, une surchauffe et une déformation du système complet dues à une prise en compte insuffisante de la dissipation thermique ; des défauts de conception du réseau d’alimentation qui entraînent des coupures (fusion) aux points de connexion de l’emballage sous forte charge ; l’absence d’un point de vue sur la gestion des signaux au niveau système, conduisant à ce que des circuits de production (wafer) d’une valeur de plusieurs dizaines de millions de dollars ne s’allument pas après l’assemblage, etc. » a déclaré Lin Feng, fondateur et président de Xinhe Semiconductor, lors d’une conférence de lancement récente.

Lin Feng a indiqué que, pour résoudre les problèmes ci-dessus, les fabricants d’EDA doivent adopter une philosophie de « l’intégration et la coordination au niveau système (STCO) », afin de réaliser une conception coordonnée dans le calcul, le réseau, l’alimentation, le refroidissement et l’architecture système.

Les trois géants mondiaux de l’EDA ont déjà validé la tendance industrielle par des opérations de fusion-acquisition financées en « cash ». En 2025, Synopsys a racheté Ansys, l’entreprise de simulation EDA n°1 dans le monde, pour 35 milliards de dollars, complétant ainsi les capacités de simulation multi-physique et renforçant la capacité d’analyse de bout en bout, de la puce jusqu’au système.

Les fabricants chinois de puces IA déploient et investissent aussi activement à l’échelle de l’écosystème. Sun Guoliang, vice-président senior et directeur produit en chef de société Muxi, a récemment présenté, lors de la conférence SEMICON, que Muxi a construit une matrice complète de produits GPU basée sur une architecture unifiée développée en interne, couvrant des scénarios tels que l’entraînement IA, l’inférence, le rendu graphique et l’intelligence scientifique, etc. En parallèle, la pile logicielle développée en interne est entièrement compatible avec les principaux écosystèmes, et l’entreprise promeut activement la construction d’un écosystème open source.

Selon Wang Xiaolong, un bon écosystème logiciel est crucial pour améliorer l’efficacité d’utilisation du matériel ; cela accélère la progression des puces IA chinoises, passant de « remplaçables et utilisables » à « vraiment utilisables en autonomie ». Par exemple, derrière l’explosion de la notoriété de grands modèles nationaux comme DeepSeek et Qianwen, se cache une forte amélioration de l’efficacité d’utilisation des puces IA chinoises.

L’hybridation par brasure (hybrid bonding) améliore la technologie clé de la puissance de calcul

Au niveau du matériel, à l’ère de la grande puissance de calcul pour l’IA, lorsque la consommation d’énergie, la surface et le rendement de fabrication d’une puce unique se heurtent à trois goulots d’étranglement majeurs, l’emballage avancé est devenu le nouveau « porteur de la loi de Moore ». Prenons l’exemple de CoWoS de TSMC : chaque génération intègre davantage de GPU, une mémoire HBM plus grande et des interconnexions plus puissantes. À l’heure actuelle, y compris des géants des puces IA comme NVIDIA et AMD, ont tous déjà obtenu des sauts de niveau en puissance de calcul grâce aux technologies d’emballage avancé.

Lors de la conférence SEMICON de cette année, Guo Xiaochao, directeur marketing des activités de sous-traitance (foundry) de Wuhan Xinxin Integrated Circuit Co., Ltd., a évoqué les dernières tendances industrielles. Il a indiqué que le marché des emballages avancés, en particulier dans les domaines 2.5D/3D, s’étend rapidement. Les solutions dominantes de l’industrie ont évolué de CoWoS-S vers CoWoS-L, SoW et 3.5D XDSiP. L’échelle d’intégration continue de croître ; le hybrid bonding est la clé pour réaliser des interconnexions à haute densité, et aussi la technologie centrale pour augmenter la puissance de calcul. Il faut non seulement des percées sur le plan des procédés, mais aussi une coopération conjointe entre méthodes de conception, matériaux et équipements.

Côté équipements nationaux, North Huachuang a récemment publié des équipements de hybrid bonding pour puces sur tranche vers wafer (D2W) en 12 pouces. On sait que cet équipement se concentre sur les exigences extrêmes en matière d’interconnexion de puces pour l’ensemble des domaines d’applications 3D intégrant SoC, HBM, Chiplet, etc., en relevant des défis critiques de procédés tels que la récupération sans perte de puces ultrafines au niveau du micron, l’alignement ultra-précis à l’échelle nanométrique et un hybrid bonding stable et de haute qualité sans vides. Il réalise un meilleur équilibre entre la précision d’alignement au niveau nanométrique des puces et la capacité de production de l’hybrid bonding à grande vitesse, et est devenu le premier fabricant en Chine à achever la validation des procédés côté client pour les équipements D2W hybrid bonding.

Tropic Technology a également présenté, lors de la conférence SEMICON, une série d’IC 3D comprenant plusieurs nouveaux produits, dont le fusion bonding et le laser delamination. Elle se concentre principalement sur les applications liées à l’intégration hétérogène de Chiplet, l’empilement tridimensionnel et le HBM.

Ces dernières années, les équipements de hybrid bonding sont devenus le segment subissant la plus forte croissance parmi les équipements de semi-conducteurs. La société d’études de marché Yole a prédit qu’en 2030, la taille du marché mondial dépasserait 1,7 milliard de dollars, dont le taux de croissance annuel composé des équipements D2W hybrid bonding devrait atteindre jusqu’à 21 %.

Cependant, des responsables concernés d’entreprises d’équipements de semi-conducteurs de grande taille ont aussi indiqué que, même si le marché des équipements de hybrid bonding connaît une croissance très rapide, il fait face à des défis tels que la précision d’alignement, des environnements très propres et l’acceptabilité de la déformation (warpage). Par ailleurs, selon les scénarios d’application des hybrid bonding, le choix des matériaux d’interface diffère : les combinaisons de matériaux diélectriques comme le SiCN (matériau amorphe) avec du cuivre présentent chacune leurs avantages et inconvénients ; la morphologie de surface, la maîtrise des particules et le warpage de la tranche influencent directement le rendement du bonding. L’intégration tridimensionnelle dépend de la coopération étroite de l’ensemble de l’industrie.

Publication du livre blanc sur le système de technologies des super nœuds

Une autre voie de percée pour étendre la capacité de calcul de l’IA passe par l’intégration de systèmes à l’échelle des super nœuds : grâce aux technologies d’interconnexion à haut débit, les unités de calcul passent d’un super nœud à l’échelle d’un nœud unique ou d’un rack (des centaines de puces IA) à une échelle de super nœuds au niveau d’un cluster (des dizaines de millions de puces IA). La combinaison des super nœuds et des emballages avancés permet la création de « supercalculateurs » composés d’un grand nombre de puces IA, de HBM, de réseaux d’interconnexion à haut débit et de systèmes de refroidissement par refroidissement liquide.

De grands acteurs nationaux innovent et passent aussi à la mise en œuvre dans le domaine des super nœuds. Le 26 mars, Inspur (Sugon) a présenté lors du sommet annuel du Zhongguancun Forum le premier super nœud au monde de type scaleX40 en caisse de câbles sans fil. D’après la présentation, les super nœuds traditionnels reposent sur des interconnexions par fibres optiques et câbles en cuivre, ce qui entraîne généralement des points douloureux tels qu’une longue durée de déploiement, une complexité élevée de maintenance et de nombreux points de panne. scaleX40 adopte une architecture d’interconnexion orthogonale par câbles sans fil de premier niveau, permettant un branchement direct « nœud de calcul vers nœud d’échange », éliminant à la source les pertes de performance dues aux câbles et les risques de maintenance.

Chaque nœud de scaleX40 intègre 40 cartes GPU ; la puissance de calcul totale dépasse 28 PFlops ; la mémoire totale visible (HBM) dépasse 5 TB ; la bande passante totale d’accès mémoire dépasse 80 TB/s. Cela forme des unités de calcul à forte densité et répond aux besoins d’entraînement et d’inférence pour des grands modèles à plusieurs milliers de milliards de paramètres.

Li Bin, vice-président senior de Inspur (Sugon), a déclaré que la signification de scaleX40 ne se limite pas à l’amélioration des performances : elle réside aussi dans la refonte de la logique de livraison de la puissance de calcul, en faisant passer la puissance de calcul de « la construction à l’ingénierie » à une « fourniture industrialisée », tout en réduisant fortement le seuil d’utilisation de la haute puissance de calcul ainsi que les coûts de déploiement.

Au niveau de l’industrie, le 29 mars, le « Livre blanc sur le système de technologies des super nœuds » (« le Livre blanc »), mené conjointement par le Laboratoire d’IA de Shanghai avec des entreprises en amont et en aval de la chaîne d’industries de l’IA, dont Qimeng Mole, Muxi, Jietiao Xingchen, etc., a été officiellement publié. Le Livre blanc vise à résoudre les problèmes majeurs liés à un déploiement à grande échelle des super nœuds, notamment les difficultés de coordination hétérogène, l’efficacité faible de l’ordonnancement inter-domaines et la complexité du déploiement industriel, en fournissant des orientations théoriques à partir de la pratique industrielle.

Qimeng Mole estime que, dans le futur, la valeur des super nœuds se reflétera davantage dans la capacité à organiser les ressources de calcul, de stockage, d’interconnexion, d’ordonnancement et d’exécution en unités de système unifiées et coordonnées, tout en maintenant, à plus grande échelle, des capacités telles qu’une bande passante élevée, une faible latence, une haute utilisation et une extension durable. Les super nœuds ne sont plus seulement « un assemblage de puces d’accélération supplémentaires », mais une nouvelle unité d’architecture qui détermine si le système peut conserver une coordination efficace dans des conditions de grande échelle.

(Source : Securities Times)

Des volumes massifs d’informations, des interprétations précises, le tout sur l’application Sina Finance