Les trois indices PMI rebondissent simultanément, la demande pour de nouvelles dynamiques continue de croître

Le journaliste de Securities Times, Wang Yiming

La puissance de calcul basée sur l’IA est devenue le point de départ qui reconfigure l’industrie des puces.

Ces dernières années, en raison du ralentissement de la loi de Moore et du fait que les performances d’une seule puce ne suffisent plus à satisfaire l’explosion de la demande en puissance de calcul, l’industrie mondiale a évolué vers deux voies de percée : l’intégration par emballage avancé et l’intégration système de super-nœuds. Dans ce contexte, l’ensemble des maillons de la chaîne de l’industrie domestique des puces, notamment l’EDA (automation de conception électronique), l’emballage avancé, les équipements de semi-conducteurs et les technologies d’interconnexion à haut débit, accélèrent leurs implantations dans le domaine de la puissance de calcul IA.

S’agissant de la tendance de l’industrie nationale, Wang Xiaolong, directeur de la division entreprises chez Chipminds Research, a déclaré au journaliste de Securities Times que, avec l’avancement approfondi de la stratégie d’autonomie et de maîtrise du secteur des semi-conducteurs en Chine, même si le procédé technologique est dans une certaine mesure limité, la chaîne industrielle domestique peut tout de même tracer une voie de développement des semi-conducteurs à la chinoise grâce à « un procédé à échelle appropriée + un emballage avancé + l’optimisation des systèmes et de l’écosystème », ce qui devrait réduire les désavantages structurels et les risques systémiques auxquels notre pays fait face lors de la concurrence d’une nouvelle vague d’IA et de calcul avancé.

La concurrence EDA se déplace vers l’intégration au niveau système

En tant que couche la plus en amont de l’industrie des puces, les professionnels de l’EDA perçoivent très fortement la tendance qui consiste à reconstruire la conception des puces à l’aide de l’IA.

« Des puces multi-dies aux super-nœuds : la complexité au niveau système est sans précédent. Dans le domaine du matériel IA, le défi auquel les clients ne fait plus face n’est plus celui d’une seule conception de puce, mais celui des risques systémiques induits par l’emballage avancé Chiplet, l’intégration hétérogène, le stockage haute bande passante, les liaisons interconnect à ultra-haut débit, les réseaux d’alimentation électrique efficaces et l’architecture des centres de données IA. Cela inclut, par exemple, des problèmes comme la surchauffe et la déformation du système complet dues à une prise en compte insuffisante du refroidissement ; un défaut de conception du réseau d’alimentation entraînant un disjonctage par fusion au niveau des connexions d’emballage sous forte charge ; l’absence de perspective de gestion des signaux au niveau système, entraînant le fait que des projets de fonderie (tournés) de plusieurs dizaines de millions de dollars ne parviennent pas à s’allumer après assemblage, etc. » a déclaré le fondateur et président de Chip and Semiconductor, Ling Feng, lors d’une conférence de lancement précédente.

Ling Feng a indiqué que, pour résoudre les problèmes ci-dessus, les fabricants d’EDA doivent adopter l’idéologie « intégration et coordination au niveau système (STCO) », afin de réaliser une conception coordonnée dans le calcul, le réseau, l’alimentation, le refroidissement et l’architecture système.

Les trois géants mondiaux de l’EDA ont déjà validé la tendance de l’industrie en mobilisant d’importants capitaux via des fusions-acquisitions. En 2025, Synopsys a racheté pour 35 milliards de dollars la première entreprise mondiale d’EDA de simulation, Ansys, afin de compléter ses capacités de simulation multiphysique et de renforcer l’analyse de bout en bout, de la puce au système.

Les fabricants chinois de puces IA investissent aussi activement dans l’écosystème. Sun Guoliang, vice-président senior et directeur produit en chef de la société MooXy (Moxi), a présenté récemment au forum SEMICON que Moxi construit une matrice complète de produits GPU autour d’une architecture unifiée développée en interne, couvrant des scénarios tels que l’entraînement IA, l’inférence, le rendu graphique et l’intelligence scientifique. Un logiciel développé en interne, entièrement compatible avec les écosystèmes courants, est fourni en accompagnement, et l’entreprise pousse activement la construction d’un écosystème open source.

Selon Wang Xiaolong, un bon écosystème logiciel est crucial pour améliorer l’efficacité d’utilisation du matériel, ce qui accélérera le passage des puces IA domestiques de « remplaçables et utilisables » à « maîtrisées et faciles à utiliser en autonomie ». Par exemple, derrière le succès et la notoriété des grands modèles domestiques comme DeepSeek et Qianwen, se trouve une nette amélioration de l’efficacité d’utilisation des puces IA domestiques.

Le lissage (liaison) hybride renforce la technologie clé de la puissance de calcul

Côté matériel, à l’ère des grandes capacités de calcul IA, lorsque la puissance, la surface et le rendement d’une seule puce se heurtent à trois goulots d’étranglement majeurs, l’emballage avancé est devenu le nouveau support de « la loi de Moore ». Par exemple, chez TSMC, avec CoWoS : chaque génération intègre davantage de GPU, plus de HBM (mémoire à bande passante élevée) et des interconnexions plus puissantes. À l’heure actuelle, y compris les géants des puces IA comme NVIDIA et AMD, ont tous réalisé des hausses de puissance de calcul « par paliers » des puces IA grâce à la technologie d’emballage avancé.

Lors du forum SEMICON de cette année, Guo Xiaochao, directeur du marketing pour l’activité de sous-traitance chez Wuhan Xinxing Integrated Circuit Co., Ltd., a abordé les dernières tendances industrielles. Il a indiqué que le marché des emballages avancés, en particulier dans le domaine 2.5D/3D, est en expansion rapide. Les solutions principales de l’industrie sont passées de CoWoS-S à CoWoS-L, SoW et 3.5D XDSiP ; l’échelle d’intégration continue de s’élargir. Le collage/liaison hybride est la clé pour réaliser des interconnexions à haute densité et c’est aussi une technologie clé pour accroître la puissance de calcul. Il ne s’agit pas seulement de percées au niveau des procédés, mais aussi d’une coopération conjointe entre la méthodologie de conception, les matériaux et les équipements.

Côté équipements domestiques, North Huachuang (002371) a récemment publié un équipement de liaison hybride sur puce de 12 pouces « die-to-wafer » (D2W). D’après les informations, cet équipement est axé sur les exigences extrêmes en matière d’interconnexion des puces dans l’ensemble des applications 3D intégrées telles que SoC, HBM et Chiplet, et il surmonte des défis de procédés critiques comme la prise de puces ultra-fines et au niveau micrométrique sans perte, l’alignement à ultra-haute précision au niveau nanométrique et des défis clés tels que la liaison stable de haute qualité sans cavités. Il permet d’obtenir un meilleur équilibre entre la précision d’alignement au niveau nanométrique des puces et la capacité de liaison à grande vitesse, et devient le fabricant qui a réalisé le plus tôt en Chine la validation du procédé côté client pour les équipements de liaison hybride D2W.

Piétra (Tongjian) Technology a également présenté au forum SEMICON une série de 3D IC, comprenant plusieurs nouveaux produits tels que la liaison par fusion (fusion bonding) et le détachement par laser, avec un accent particulier sur les applications liées à l’intégration hétérogène Chiplet, à l’empilement tridimensionnel et à HBM.

Ces dernières années, les équipements de liaison hybride sont devenus le segment de l’équipement de semi-conducteurs à la plus forte croissance. D’après une prévision de Yole, société de conseil en marché, d’ici 2030, la taille de son marché mondial dépassera 1,7 milliard de dollars, et le TCAC des équipements de liaison hybride D2W devrait atteindre jusqu’à 21 %.

Cependant, des responsables d’entreprises d’équipements de semi-conducteurs de grande taille ont aussi indiqué que même si le marché des équipements de liaison hybride connaît une croissance très rapide, il fait également face à des défis tels que la précision d’alignement, un environnement propre, ainsi que la tolérance à la flexion/déformation et l’encapsulation. En outre, selon les différents scénarios d’application de la liaison hybride, le choix des matériaux d’interface présente des différences : le couple de matériaux diélectriques comme SiCN (matériau amorphe) et le cuivre présente chacun ses avantages et inconvénients ; la forme de surface, le contrôle des particules et la déformation de la tranche influencent directement le taux de réussite de la liaison. L’intégration tridimensionnelle dépend de la coopération de l’ensemble de l’industrie.

Publication du livre blanc du système de technologie de super-nœuds

Une autre voie de percée pour accroître la capacité de calcul IA est l’intégration système de super-nœuds : grâce aux technologies d’interconnexion à haut débit, l’unité de calcul est étendue des super-nœuds au niveau d’un nœud unique et d’une baie de serveurs (des centaines de puces IA) à des super-nœuds au niveau de cluster (des dizaines de millions de puces IA). La combinaison des super-nœuds et des emballages avancés a donné naissance à un « super-ordinateur » constitué de nombreuses puces IA, de HBM, d’un réseau d’interconnexion à haut débit et d’un système de refroidissement par évaporation de liquide.

Les grands fabricants domestiques innovent aussi et déploient dans le domaine des super-nœuds. Le 26 mars, lors de la conférence annuelle du forum de Zhongguancun (000931), Kepler, une société du groupe (Zhongke Shuguang, 603019), a lancé le premier super-nœud sans fil au monde de type boîtier de câblage scaleX40. Selon la présentation, les super-nœuds traditionnels dépendent des interconnexions par fibre optique et câbles en cuivre, et présentent généralement des problèmes comme des cycles de déploiement longs, une complexité élevée de maintenance et davantage de points de défaillance. scaleX40 adopte une architecture d’interconnexion sans fil de premier niveau avec orthogonalité, ce qui permet l’insertion directe (en face-à-face) entre les nœuds de calcul et les nœuds de commutation, supprimant à la source les pertes de performance et les risques de maintenance liés aux câbles.

scaleX40 intègre 40 GPU au niveau d’un nœud unique ; sa puissance de calcul totale dépasse 28 PFlops, sa mémoire totale HBM dépasse 5TB, et la bande passante totale de lecture/écriture dépasse 80TB/s, formant des unités de calcul à haute densité, capables de répondre aux besoins d’entraînement et d’inférence des grands modèles à plusieurs billions de paramètres.

Li Bin, vice-président senior de Kepler (Zhongke Shuguang), a déclaré que la signification de scaleX40 ne se limite pas à l’amélioration des performances ; elle consiste aussi à restructurer la logique de livraison de la puissance de calcul, à faire passer la puissance de calcul de « la construction industrialisée » à « l’approvisionnement de type produit », et à réduire fortement les seuils d’utilisation et les coûts de déploiement de la puissance de calcul de haut niveau.

Sur le plan industriel, le 29 mars, le « Livre blanc sur le système de technologie de super-nœuds » (ci-après le « Livre blanc »), mené conjointement par le Shanghai Artificial Intelligence Laboratory et des entreprises en amont et en aval de la chaîne de l’IA telles que Qiyishuo, Moxi et Jietiaoxingchen, a été officiellement publié. Ce livre blanc vise, pour un déploiement à grande échelle des super-nœuds, à résoudre des problèmes clés tels que la difficulté de coordination hétérogène, une faible efficacité de planification entre domaines et la complexité du déploiement industrialisé, en fournissant des orientations théoriques à partir des pratiques industrielles.

Qiyishuo estime que, à l’avenir, la valeur des super-nœuds se manifestera davantage par la capacité à organiser les ressources de calcul, de stockage, d’interconnexion, de planification et d’exécution en une unité système unifiée et coordonnée, tout en maintenant, à des échelles plus importantes, une bande passante élevée, une faible latence, une utilisation élevée et une capacité d’extension durable. Les super-nœuds ne sont plus seulement « une combinaison de plus de puces d’accélération », mais une nouvelle unité d’architecture qui détermine si le système peut conserver une coordination efficace dans des conditions de grande échelle.

(Rédaction : Dong Pingping)

     【Avis de non-responsabilité】 Cet article ne représente que l’opinion personnelle de l’auteur et n’a aucun lien avec Hexun. Le site Hexun reste neutre quant aux déclarations, aux opinions et aux jugements présentés dans le texte et ne fournit aucune garantie, expresse ou implicite, concernant l’exactitude, la fiabilité ou l’exhaustivité des contenus inclus. Veuillez lire à titre de référence uniquement et assumer l’entière responsabilité en la matière. Email : news_center@staff.hexun.com

Signaler