Selon les informations de Bijiwang, la blockchain publique AI+ZK Polyhedra a déclaré avoir terminé l'optimisation du cadre Expander la semaine dernière. Les améliorations clés comprennent : l'intégration de bout en bout du Prover GPU avec le cadre Expander, le Prover peut maintenant passer de manière transparente entre les modes d'exécution CPU et GPU via des variables d'environnement, permettant un accélérateur GPU transparent sans configuration supplémentaire ; optimisation des primitives arithmétiques FPGA pour les dispositifs Versal HBM, y compris les additionneurs et multiplicateurs pour les champs M31Ext3, Goldilocks et BN254, utilisant la mémoire à large bande pour maximiser le débit et minimiser la latence, posant ainsi les bases d'une génération de preuves entièrement accélérée par matériel sur FPGA ; tests de référence des noyaux arithmétiques préliminaires pour valider la correction fonctionnelle et l'extension du débit.
Cette page peut inclure du contenu de tiers fourni à des fins d'information uniquement. Gate ne garantit ni l'exactitude ni la validité de ces contenus, n’endosse pas les opinions exprimées, et ne fournit aucun conseil financier ou professionnel à travers ces informations. Voir la section Avertissement pour plus de détails.
Polyhedra a terminé l'optimisation du cadre Expander, améliorant les performances et la fiabilité.
Selon les informations de Bijiwang, la blockchain publique AI+ZK Polyhedra a déclaré avoir terminé l'optimisation du cadre Expander la semaine dernière. Les améliorations clés comprennent : l'intégration de bout en bout du Prover GPU avec le cadre Expander, le Prover peut maintenant passer de manière transparente entre les modes d'exécution CPU et GPU via des variables d'environnement, permettant un accélérateur GPU transparent sans configuration supplémentaire ; optimisation des primitives arithmétiques FPGA pour les dispositifs Versal HBM, y compris les additionneurs et multiplicateurs pour les champs M31Ext3, Goldilocks et BN254, utilisant la mémoire à large bande pour maximiser le débit et minimiser la latence, posant ainsi les bases d'une génération de preuves entièrement accélérée par matériel sur FPGA ; tests de référence des noyaux arithmétiques préliminaires pour valider la correction fonctionnelle et l'extension du débit.