Google a lancé la huitième génération de TPU, la formation et l'inférence étant désormais séparées en deux puces distinctes

ME News Actualités, le 22 avril (UTC+8), selon la surveillance de Beating de Dongcha, le PDG de Google Sundar Pichai a présenté la 8ème génération de TPU lors de Cloud Next 2026, séparant pour la première fois l’entraînement et l’inférence en deux puces indépendantes. TPU 8t destiné à l’entraînement. Un seul nœud super peut connecter 9600 TPU, offrant une puissance de calcul de 121 ExaFlops et 2PB de mémoire à haute bande passante partagée, avec des performances de traitement 3 fois supérieures à la génération précédente Ironwood, et une efficacité énergétique améliorée jusqu’à 2 fois. La bande passante d’interconnexion entre les puces a doublé, en coordination avec la nouvelle topologie réseau Virgo, pouvant assembler jusqu’à un million de puces en un seul cluster logique, permettant une extension quasi linéaire. Google affirme que l’objectif est de réduire le cycle de développement des modèles de pointe de plusieurs mois à quelques semaines. TPU 8i destiné à l’inférence. Un seul pod connecte 1152 TPU, équipé de 288GB de mémoire à haute bande passante et de 384MB de SRAM sur puce, ce dernier étant 3 fois plus grand que Ironwood, pour garder autant que possible les données du modèle actif sur la puce. La nouvelle topologie réseau Boardfly réduit considérablement la latence, Google indique qu’à coût égal, elle peut servir près du double de clients, avec pour objectif de soutenir des millions d’agents en fonctionnement simultané. Les deux puces sont hébergées sur le CPU Axion basé sur l’architecture Arm développée par Google, avec un refroidissement liquide de quatrième génération. La sortie est prévue pour la fin 2026 sur la plateforme Google Cloud AI Hypercomputer, en parallèle avec les instances GPU d’Nvidia. (Source : BlockBeats)