AI poder de processamento fatal! O diretor da Broadcom aponta as “três grandes gargalos”, a lacuna de capacidade pode persistir até 2027

A restrição do lado da oferta de infraestruturas de potência computacional para inteligência artificial está a passar do fabrico a montante de chips para uma expansão completa, abrangendo elementos ópticos e materiais de empacotamento avançado. O gestor executivo da Broadcom identificou, pela primeira vez, três grandes gargalos na cadeia de fornecimento de IA, revelando que os pontos críticos reais desta corrida armamentista de potência computacional são mais profundos do que a percepção geral do mercado, e que dificilmente serão resolvidos a curto prazo.

O diretor de marketing de produtos do nível “entidade” da Broadcom, Natarajan Ramachandran, numa reunião de imprensa com a media em Taipei, a 24 de março, apontou que a cadeia de fornecimento de IA enfrenta, atualmente, três principais gargalos: capacidade de produção de lasers, wafers (especificamente os processos avançados da TSMC), e PCB (Paddle Card, placas de circuito impresso). Entre eles, o prazo de entrega dos pequenos PCB usados no interior de recetores/transceivers ópticos de alta velocidade aumentou de cerca de seis semanas para cerca de seis meses, prevendo-se apenas uma melhoria em 2027.

O significado direto destas declarações para o mercado é o seguinte: o fervor de investimentos em infraestruturas de IA não consegue, por si só, eliminar automaticamente restrições estruturais do lado da oferta. Desde a taxa de rendimento insuficiente, abaixo de 30%, sob testes rigorosos de lasers, à produção inicial fraca de unidades no empacotamento avançado da TSMC, até à mudança de certificação exigida aos fornecedores de PCB, que pode durar mais de seis meses — múltiplos gargalos sobrepõem-se, o que implica que o défice de capacidade de potência computacional provavelmente se prolongará de forma estrutural, e que os aumentos de preços na cadeia de fornecimento poderão tornar-se uma norma.

O CEO da Broadcom, Hock Tan, também confirmou na conferência de resultados de março que a Broadcom já garantiu antecipadamente o fornecimento de componentes-chave de 2026 a 2028, incluindo wafers de processos avançados, memória de elevada largura de banda (HBM) e substratos. Este planeamento antecipado, por si só, é um retrato direto do nível de aperto na oferta atual.

PCB: período de entrega explodiu dez vezes

Nos módulos de transceção óptica de alta gama de 800G/1.6T, o PCB é uma interface crítica que liga os cabos externos aos componentes optoeletrónicos internos. Estes pequenos PCB tornam-se gargalo porque o espaço é extremamente reduzido e é necessário lidar com sinais de frequência muito elevada; normalmente recorrem ao processo mSAP (método melhorado de semi-adição), com patamar técnico muito acima do de PCB comuns, sendo principalmente fornecidos por fabricantes com tecnologia de HDI de alta gama ou de substratos de CI.

A raiz do PCB tornar-se um gargalo está na sobreposição de processos. O processo mSAP e o processo de substrato de CI necessários para servidores de IA têm alguma interceção; quando o mundo corre para comprar capacidade de HBM, a capacidade dos pequenos PCB é comprimida em simultâneo. Ao mesmo tempo, os requisitos de qualidade do sinal do módulo de 1.6T são extremamente rigorosos: os PCB têm de usar materiais com perdas ultrabaixas e controlo preciso de impedância, algo que a maioria dos fabricantes de PCB não consegue suportar.

O mais decisivo é que, uma vez trocado o fornecedor, o período de certificação dura mais de seis meses. É precisamente por isso que mega-operadores em escala como Google e Meta preferem assinar contratos longos de três a quatro anos, para garantir a capacidade do fornecedor existente.

Laser: rendimento abaixo de três décimos, capacidade de fosfeto de índio (InP) como gargalo-chave

O componente laser tornou-se outro grande gargalo na era do CPO (optics com empacotamento em conjunto). Para suportar 1.6T e até larguras de banda superiores, os lasers têm de manter o comprimento de onda estável em ambientes de alta temperatura em centros de dados, com requisitos muito rigorosos para lasers de onda contínua (CW) com “potência ultraelevada” e “ruído extremamente baixo”. Mesmo que o fornecedor consiga produzir chips laser, após testes de fiabilidade rigorosos, a taxa de rendimento que cumprem os padrões elevados de CPO poderá ser inferior a 30%.

As limitações no lado da capacidade também são severas. Os lasers de alta potência dependem da tecnologia de fosfeto de índio (InP), e muito poucos fabricantes no mundo possuem capacidade de produção em massa em larga escala com InP de 6 polegadas. Se os pedidos às empresas de upstream de wafers epitaxiais InP, ou a empresas como Coherent e Lumentum, com capacidade de produção própria, estiverem lotados, então independentemente do número de fábricas de empacotamento no downstream, não haverá chips laser disponíveis.

A pressão estrutural mais profunda vem do efeito de amplificação da procura por lasers que resulta da própria arquitetura CPO. Nos módulos óticos tradicionais, cada módulo configura um laser; já na solução CPO, para reduzir o impacto térmico, a indústria tem-se orientado para a arquitetura ELSFP (módulo de fonte ótica de laser externo), o que faz com que a quantidade de chips laser necessária já não seja uma relação linear com o número de switches, mas antes aumente em múltiplos, atingindo diretamente a já apertada capacidade epitaxial de InP.

Wafers e empacotamento avançado: o verdadeiro “mega engarrafamento” está no pós-processo

Do lado do fornecimento de wafers, Natarajan Ramachandran indicou diretamente que “a capacidade da TSMC atingiu o limite”, prevendo que as linhas de produção de processos avançados da TSMC se tornem um gargalo em 2026, apesar de a TSMC planear continuar a expandir a capacidade até 2027.

No entanto, o verdadeiro “mega engarrafamento” ocorre na fase de empacotamento avançado a jusante. Na entrada na era do CPO, a TSMC precisa de introduzir a tecnologia COUPE (compact universal photonic engine), empilhando de forma tridimensional chips ópticos e chips de silício por meio de ligação híbrida (Hybrid Bonding). Esta nova tecnologia de empacotamento tem uma dificuldade muito alta e um ciclo de testes muito longo, o que faz com que a produção inicial por unidade (UPH) não consiga aumentar rapidamente.

O panorama competitivo agrava ainda mais a pressão sobre a capacidade. Em 2026, os concorrentes com quem a Broadcom enfrenta competição de capacidade já não serão apenas fabricantes tradicionais de comunicação de rede, mas também a Nvidia, a Apple, a AMD, a Qualcomm, bem como o Google, a Meta e a OpenAI, que estão a desenvolver ASICs internamente com investimentos pesados. Quando os chips de potência computacional de IA de topo e os switchers de rede 1.6T de nível mais elevado entrarem simultaneamente na mesma linha de produção da TSMC, a capacidade, na prática, já entrou num regime de “racionamento”.

Mesmo que a TSMC decida, agora, expandir de forma massiva a capacidade, os prazos de construção das fábricas, conclusão de salas limpas, introdução de equipamentos de litografia EUV (extreme ultraviolet) da ASML e vários tipos de equipamentos avançados de teste costumam ir facilmente de 12 a 18 meses. Isto significa que a capacidade para 2026, na realidade, já foi garantida pelas grandes empresas entre 2024 e 2025 — os clientes que só agora adicionam encomendas só conseguem esperar pela libertação de nova capacidade em 2027.

Transbordo em toda a cadeia: expansão de fornecedores de segunda linha fica atrás, o gargalo espalha-se

A pressão de capacidade está a transbordar para toda a cadeia de fornecimento. O empacotamento avançado não é apenas “um assunto de fábricas de empacotamento”; os elos que tendem a formar gargalos incluem: placas ABF que têm de estar em conformidade com a CoWoS, a resina de preenchimento inferior obrigatória (Underfill) para empacotamento avançado, a necessidade de dissipação de calor gerada pela explosão de consumo de energia de IA, testes KGD e testes de envelhecimento (Burn-in), CPO e módulos óticos, bem como corte e furação de TSV e de camadas intermédias, entre outros.

O presidente da TSMC, Wei Zhejia, já afirmou que “a capacidade da CoWoS ainda é insuficiente” — não é uma falta de financiamento, mas sim a capacidade de fornecedores de suporte: fabricantes de carriers, fornecedores de probe cards, fornecedores de Underfill, etc. A TSMC pode investir grandes quantias em construir fábricas, mas não consegue forçar estes fornecedores mais pequenos a duplicarem a capacidade no curto prazo. A expansão de ABF costuma exigir dois a três anos; o tempo de testes de envelhecimento é muito longo; a tolerância de alinhamento das matrizes de fibra é ao nível de submicrómetros e não consegue ser automatizada completamente — cada etapa atrasa o ritmo geral.

À medida que a Nvidia continua a avançar com iterações de hardware para arquiteturas de GPU, os gargalos de fornecimento e os problemas de aumento de preços podem vir a tornar-se uma normalidade estrutural em vez de uma perturbação cíclica. Para os investidores, o ponto em que estão os gargalos de capacidade é precisamente onde se concentra o poder de definição de preços.

Aviso de risco e cláusulas de isenção de responsabilidade

        Existem riscos no mercado; o investimento deve ser feito com cautela. Este artigo não constitui aconselhamento de investimento pessoal, nem leva em conta objetivos de investimento específicos, situação financeira ou necessidades particulares de utilizadores individuais. Os utilizadores devem considerar se quaisquer opiniões, pontos de vista ou conclusões contidas neste artigo estão em conformidade com a sua situação específica. Ao investir com base nisto, a responsabilidade é assumida pelo próprio investidor.