Era da grande capacidade de computação de IA: os campeões lutam pelo domínio, a indústria de chips nacional avança por vários caminhos, acelerando as quebras de barreira

A computação de desempenho (AI) torna-se o ponto de origem da remodelação da indústria dos semicondutores.

Nos últimos anos, devido à desaceleração da Lei de Moore e a que o desempenho de um único chip já não consegue satisfazer a procura explosiva por computação, a indústria global tem evoluído para duas vias de avanço: empacotamento avançado e integração em sistema de supernós. Neste contexto, todos os elos da cadeia de chips nacionais, incluindo EDA, empacotamento avançado, equipamentos de semicondutores e tecnologias de interconexão de alta velocidade, estão a acelerar o seu planeamento no domínio da computação de desempenho (AI).

Ao falar sobre as tendências da indústria no país, Wang Xiaolong, director executivo da área de empresas da Cimm Data (Chipm Radar) Research, disse ao repórter do Securities Times que, com o aprofundamento da estratégia de semicondutores autossuficientes e controláveis, embora o processo de fabrico esteja, em certa medida, limitado, a cadeia industrial nacional ainda consegue seguir um caminho de desenvolvimento de semicondutores com características chinesas através de “processo de fabrico adequado + empacotamento avançado + otimização de sistemas e ecossistema”, o que deverá reduzir as desvantagens estruturais e os riscos sistémicos enfrentados pelo nosso país na concorrência na nova ronda de AI e na indústria de computação avançada.

A concorrência em EDA passa para a integração a nível de sistema

Como está no topo da cadeia de indústria dos chips, os profissionais de EDA sentem de forma particularmente profunda a tendência de a AI reestruturar o sector do design de chips.

“De grãos de vários chips para supernós, a complexidade a nível de sistema é sem precedentes. Na área do hardware de AI, o que os clientes enfrentam já não é o desafio de design de um único chip, mas sim os riscos sistémicos trazidos por empacotamento avançado de Chiplet, integração heterogénea, armazenamento de grande largura de banda, interconexão super-rápida, redes de alimentação eficientes e a arquitetura de centros de dados de AI. Isto inclui problemas como: por não ser considerada adequadamente a gestão térmica, a unidade completa fica a sobreaquecer e a torcer; defeitos no projecto da rede de alimentação, levando a que as ligações no empacotamento se fundam sob alta carga; falta de uma perspectiva de gestão de sinais a nível de sistema, resultando em que, após a montagem, uma fatura (wafer) de vários dezenas de milhões de dólares não consiga acender.” Ling Feng, fundador e presidente da Xinhsi Semiconductor, disse numa conferência de lançamento recente.

Ling Feng indicou que, para resolver os problemas acima, os fabricantes de EDA precisam de estabelecer a filosofia de “integração a nível de sistema e colaboração (STCO)”, para alcançar projecto cooperativo entre computação, rede, alimentação, arrefecimento e arquitetura do sistema.

Os três gigantes globais de EDA já validaram a tendência do sector com aquisições que envolveram grande investimento. Em 2025, Synopsys 3)?? Tech (Synopsys?) [nota: manter texto] — a Newisys Technology (Synopsys?) [mantém?] — (Nota: a linha original é “2025年，新思科技350亿美元收购全球第一大仿真EDA公司Ansys，补齐多物理场仿真能力，强化了从芯片到系统的全链路分析能力。”; manter o original?)

Em 2025, a Siemens? [não há]

2025年，新思科技350亿美元收购全球第一大仿真EDA公司Ansys，补齐多物理场仿真能力，强化了从芯片到系统的全链路分析能力。

Os fabricantes nacionais de chips de AI também têm planeamento e investimentos ativos a nível de ecossistema. Sun Guoliang, vice-presidente executivo e director de produtos (Chief Product Officer) da empresa de ações de Muxi, apresentou recentemente no fórum SEMICON que a Muxi construiu uma matriz completa de produtos GPU sob uma arquitetura unificada desenvolvida internamente, cobrindo cenários como treino de AI, inferência, renderização gráfica e inteligência científica, entre outros; em conjunto, a pilha de software desenvolvida internamente é totalmente compatível com ecossistemas mainstream e, em paralelo, está a promover activamente a construção de ecossistemas open source.

Na perspetiva de Wang Xiaolong, um bom ecossistema de software é crucial para melhorar a eficiência de utilização do hardware, acelerando assim o avanço dos chips de AI nacionais de “substituir o que é utilizável” para “serem realmente bons de usar de forma autónoma”. Por exemplo, por trás da popularidade de modelos grandes nacionais como DeepSeek e Qianwen, há uma melhoria significativa na eficiência de utilização por parte dos chips de AI nacionais.

A ligação híbrida melhora a tecnologia central de aceleração (power) da computação

No nível do hardware, na era da computação de grande escala com AI, quando um único chip enfrenta três gargalos — consumo de energia, área e taxa de rendimento (yield) — o empacotamento avançado tornou-se o novo “veículo da Lei de Moore”. Por exemplo, o CoWoS da TSMC: cada geração integra mais GPU, mais HBM e interconexões mais fortes. Actualmente, incluindo gigantes de chips de AI como NVIDIA e AMD, já alcançaram aumentos de nível de capacidade de computação dos chips de AI através de tecnologia de empacotamento avançado.

No fórum SEMICON deste ano, Guo Xiaochao, director de mercado do negócio de foundry da Wuhan Xinxin Integrated Circuit Co., Ltd., falou sobre as tendências mais recentes da indústria. Ele indicou que o mercado de empacotamento avançado, especialmente nas áreas 2.5D/3D, está a expandir-se rapidamente; as soluções mainstream da indústria evoluíram de CoWoS-S para CoWoS-L, SoW e 3.5D XDSiP, a escala de integração continua a crescer e a ligação híbrida é a chave para alcançar interconexões de elevada densidade, além de ser a tecnologia central para melhorar a capacidade de computação. Para isso, não é apenas necessária uma ruptura a nível de processo; é igualmente necessário que a metodologia de design, os materiais e os equipamentos cooperem em conjunto.

No sector de equipamentos nacionais, a North Huachuang lançou recentemente equipamento de ligação híbrida de wafer-to-wafer de 12 polegadas (D2W). Sabe-se que este equipamento se concentra nos requisitos extremos de interconexão de chips em todo o espectro de aplicações de integração 3D, como SoC, HBM e Chiplet. Ao ultrapassar desafios críticos de processo, como a recolha sem danos de chips ultra-finíssimos em escala micrométrica, o alinhamento com precisão extremamente elevada em escala nanométrica e a ligação estável e de alta qualidade sem cavidades, o equipamento alcança um equilíbrio superior entre precisão de alinhamento em escala nanométrica e capacidade de produção de ligações rápidas, tornando-se o primeiro fabricante no país a completar a validação de processo em clientes para o equipamento D2W de ligação híbrida.

A TONG? [X?]

A Toppking Technology também lançou no fórum SEMICON a sua série 3D IC, que abrange vários produtos novos como ligação por fusão (fused bonding) e remoção por laser, com enfoque nos sectores de aplicação relacionados com integração heterogénea de Chiplet, empilhamento tridimensional e HBM.

Nos últimos anos, os equipamentos de ligação híbrida tornaram-se o subsegmento de semicondutores com maior taxa de crescimento nos equipamentos. A Yole, consultora de mercado, prevê que, até 2030, o seu mercado global ultrapassará 1.7 mil milhões de dólares; espera-se que a taxa de crescimento anual composta dos equipamentos de ligação híbrida D2W seja tão alta quanto 21%.

No entanto, responsáveis relevantes de grandes fabricantes de equipamentos de semicondutores também apontaram que, embora o mercado de equipamentos de ligação híbrida esteja a crescer rapidamente, também enfrenta desafios como precisão de alinhamento, ambientes limpos, tolerância a curvaturas/“deformação” (warpage) e capacidade de acomodação. Além disso, diferentes cenários de aplicação para ligações híbridas diferem na escolha dos materiais de interface. Combinações como materiais dielétricos como SiCN (materiais amorfos) com cobre têm as suas vantagens e desvantagens próprias; a topografia de superfície, o controlo de partículas e a curvatura do wafer afectam directamente o rendimento da ligação. A integração tridimensional depende da cooperação total da indústria.

White paper sobre o sistema técnico de supernós lançado

Outra via para expandir a capacidade de computação de AI é a integração em sistema de supernós: através de tecnologias de interconexão de alta velocidade, as unidades de computação são expandidas do supernó de um único nó e do nível de rack (com centenas de chips de AI) para supernós ao nível de cluster (com dezenas de milhões de chips de AI). A combinação de supernós e empacotamento avançado dá origem a uma “supercomputadora” composta por muitos chips de AI, HBM, redes de interconexão de alta velocidade e sistemas de arrefecimento por arrefecimento líquido.

Os grandes fabricantes nacionais também têm inovações e implementação na área de supernós. Em 26 de Março, a Inspur? [não]

Em 26 de março, a Sugon? [manter texto]

Em 26 de março, a Sugon? [Ainda assim]

No dia 26 de março, a Inspur? [a linha original é “3月26日，中科曙光在中关村论坛年会上推出世界首个无线缆箱式超节点scaleX40。”; manter.]

Em 26 de março, a Inspur? [corrigir para original]

3月26日，中科曙光在中关村论坛年会上推出世界首个无线缆箱式超节点scaleX40。据介绍，传统超节点依赖光纤、铜缆互连，普遍存在部署周期长、运维复杂度高、故障点多等痛点。scaleX40采用正交无线缆一级互连架构，实现计算节点与交换节点直接对插，从根源上消除线缆带来的性能损耗与运维风险。

O scaleX40 integra 40 GPUs num único nó; a capacidade total de computação excede 28 PFlops. A memória total do HBM excede 5 TB. A largura de banda total de acesso à memória excede 80 TB/s, formando unidades de computação de elevada densidade, satisfazendo as necessidades de treino e inferência de modelos grandes com biliões de parâmetros.

O vice-presidente executivo da Sugon, Li Bin, disse que o significado do scaleX40 não se limita ao aumento de desempenho; o seu valor está mais em reestruturar a lógica de entrega de capacidade de computação, promovendo a passagem da capacidade de computação de “construção orientada a engenharia” para “fornecimento orientado a produto”, reduzindo significativamente os limiares de utilização da capacidade de computação de ponta e os custos de implementação.

Ao nível da indústria, em 29 de março, o “White paper sobre o sistema técnico de supernós” (a seguir, “white paper”), concluído em conjunto pelo Shanghai AI Laboratory juntamente com empresas do ecossistema de AI como Qiyi? Moer, Muxi e Jietiao Xingchen, foi oficialmente lançado. O white paper tem como objectivo, para a implementação em larga escala de supernós, resolver os problemas nucleares como dificuldade de colaboração heterogénea, baixa eficiência de escalonamento entre domínios e complexidade da implementação orientada a engenharia, fornecendo orientação teórica do lado das práticas da indústria.

A Qiyi Moer considera que, no futuro, o valor dos supernós estará mais em saber se é possível organizar computação, armazenamento, interconexão, escalonamento e recursos de runtime como uma unidade de sistema unificada e colaborativa, mantendo ao mesmo tempo, em escalas ainda maiores, capacidades como alta largura de banda, baixa latência, elevada utilização e expansão sustentável. Os supernós já não são apenas “uma combinação de mais chips aceleradores”, mas sim uma nova unidade arquitectónica que determina se o sistema consegue manter uma colaboração eficaz em condições de grande escala.

（文章来源：证券时报）

Grande volume de informações e análise precisa — tudo na aplicação Sina Finance