PMI dos três componentes sobe novamente, a procura por novas dinâmicas de energia continua a expandir-se

Jornalista da Securities Times 王一鸣

A capacidade de computação da IA torna-se o ponto de origem para reconfigurar a indústria de chips.

Nos últimos anos, devido ao abrandamento da Lei de Moore e a o desempenho de um único chip ser difícil de satisfazer a procura explosiva por capacidade de computação, a indústria global já evoluiu para duas vias de avanço: o empacotamento avançado e a integração em sistemas de supernós. Neste contexto, incluindo todos os elos da cadeia industrial de chips nacionais, como EDA (automação de design eletrónico), empacotamento avançado, equipamento semicondutor e tecnologias de interligação de alta velocidade, estão a acelerar o seu planeamento no domínio da capacidade de computação de IA.

Ao abordar as tendências da indústria nacional, Wang Xiaolong, diretor da área de empresas do instituto de investigação Caimou, disse ao jornalista do Securities Times que, à medida que a estratégia de autonomia e controlo próprio da indústria de semicondutores da China avança em profundidade, embora o processo de fabrico seja, até certo ponto, limitado, a cadeia industrial doméstica ainda consegue abrir uma via de desenvolvimento de semicondutores com características chinesas através de “processo em medida + empacotamento avançado + otimização de sistema e de ecossistema”. Isto poderá reduzir as desvantagens estruturais e os riscos sistémicos enfrentados pela China na próxima ronda de competição nas indústrias de IA e computação avançada.

A concorrência em EDA passa para a integração a nível de sistema

Como o nível mais a montante na indústria de chips, os profissionais de EDA sentem muito de perto a tendência de a IA reconfigurar o design de chips.

“De múltiplos die para supernós: a complexidade a nível de sistema é sem precedentes. No domínio do hardware de IA, o desafio que os clientes enfrentam já não é o desenho de um único chip. Em vez disso, são os riscos sistémicos trazidos pelo empacotamento avançado Chiplet, integração heterogénea, armazenamento de alta largura de banda, interligação ultrarrápida, redes de energia eficientes e arquiteturas de data centers de IA. Isto inclui, por exemplo, riscos decorrentes de uma gestão térmica insuficiente, levando a sobreaquecimento e empeno da unidade completa; defeitos no projeto da rede de alimentação, que fazem o empacotamento cortar fusíveis nos pontos de ligação sob carga elevada; e a falta de uma perspetiva de gestão de sinais a nível de sistema, que faz com que circuitos de silício de vários milhões de dólares não acendam após a montagem.” Lin Feng, fundador e presidente da Chips and Semiconductor, disse numa sessão de lançamento no início deste mês.

Lin Feng indicou que, para resolver os problemas acima, os fornecedores de EDA precisam de estabelecer a filosofia de “integração e colaboração a nível de sistema (STCO)”, para concretizar design colaborativo no cálculo, rede, alimentação, arrefecimento e arquitetura do sistema.

Os três maiores gigantes globais de EDA já validaram a tendência da indústria com aquisições de grande volume. Em 2025, Synopsys (CA) tecnologia? (informação) realizou a compra por 35 mil milhões de dólares da Ansys, a maior empresa global de EDA de simulação, completando as capacidades de simulação de multipicampos físicos e reforçando as capacidades de análise full-chain desde chip até sistema.

Os fabricantes domésticos de chips de IA também estão a planear e investir ativamente a nível de ecossistema. Sun Guoliang, vice-presidente executivo e diretor de produto-chefe da Gsem? (informação) (empresa: 沐曦股份), apresentou recentemente no fórum SEMICON que, com base numa arquitetura unificada desenvolvida internamente, MoXing? (informação) construiu uma matriz completa de produtos GPU, cobrindo cenários como treino de IA, inferência, renderização gráfica e inteligência científica. A par disto, a pilha de software desenvolvida internamente é totalmente compatível com os ecossistemas mainstream e está ainda a promover ativamente a construção de ecossistemas open source.

Na perspetiva de Wang Xiaolong, um bom ecossistema de software é crucial para melhorar a eficiência de utilização do hardware, o que acelerará o processo dos chips de IA nacionais de “substituir e ser utilizável” para “serem autónomos e realmente usáveis”. Por exemplo, por detrás da popularidade de modelos grandes nacionais como DeepSeek e Qianwen, está uma melhoria muito significativa na eficiência de utilização dos chips de IA nacionais.

A ligação híbrida melhora a tecnologia central de capacidade de computação

No nível do hardware, na era das grandes capacidades de computação para IA, quando um único chip enfrenta três gargalos—consumo de energia, área e taxa de rendimento—o empacotamento avançado tornou-se o novo “veículo” da Lei de Moore. Por exemplo, no caso da CoWoS da TSMC: em cada geração integra mais GPU, mais HBM (memória de banda larga) e interligações mais fortes. Atualmente, gigantes de chips de IA, incluindo Nvidia e AMD, já conseguiram elevar a capacidade de computação dos seus chips de IA em diferentes escalas através de tecnologias de empacotamento avançado.

No fórum SEMICON deste ano, Guo Xiaochao, diretor de marketing para o negócio de foundry da Wuhan Xinxin Integrated Circuit Co., Ltd., falou sobre as mais recentes tendências da indústria. Ele apontou que o mercado de empacotamento avançado, especialmente nas áreas 2.5D/3D, está a expandir-se rapidamente. As soluções principais da indústria evoluíram de CoWoS-S para CoWoS-L, SoW e 3.5D XDSiP; a escala de integração continua a aumentar. A ligação híbrida é a chave para alcançar interligações de alta densidade e também a tecnologia central para aumentar a capacidade de computação. Para isso, não basta uma quebra de barreiras a nível de processo; é necessário que métodos de design, materiais e equipamentos colaborem em conjunto.

No lado dos equipamentos nacionais, a North? (empresa: 北方华创(002371)) publicou recentemente um equipamento de ligação híbrida de wafer para wafer de 12 polegadas (D2W). Sabe-se que este equipamento foca-se nas exigências máximas de interligação de chips para aplicações em todo o espectro de integração 3D, como SoC, HBM e Chiplet. O equipamento supera desafios críticos de processo, como recolha sem danos de chips ultrafinos em escala de mícron, alinhamento de precisão ultra elevada em escala de nanómetro e ligação estável e de alta qualidade sem vazios. Consegue uma melhor relação entre precisão de alinhamento a nível de nanómetro e capacidade produtiva de ligações rápidas, tornando-se o primeiro fornecedor no país a concluir a validação de processo do cliente para equipamentos D2W de ligação híbrida.

A JCET? (empresa: 拓荆科技) também lançou no fórum SEMICON uma série de IC 3D, incluindo vários produtos novos como ligação por fusão (melt bonding) e remoção a laser (laser peeling), com foco especial em aplicações relacionadas com integração heterogénea Chiplet, empilhamento tridimensional e HBM.

Nos últimos anos, os equipamentos de ligação híbrida tornaram-se o subsegmento de semicondutores de maior crescimento na área de equipamentos. A Yole, uma consultora de mercado, previu que, até 2030, o seu tamanho de mercado global ultrapassará 1,7 mil milhões de dólares, e que a taxa de crescimento anual composta dos equipamentos de ligação híbrida D2W poderá chegar aos 21%.

No entanto, responsáveis de empresas fabricantes de grandes equipamentos semicondutores também apontaram que, apesar do rápido crescimento do mercado de equipamentos de ligação híbrida, existem desafios como precisão de alinhamento, ambientes limpos, tolerância a empeno e embalamento (包容). Além disso, diferentes cenários de aplicação para ligação híbrida exigem escolhas diferentes de materiais de interface. Combinações de materiais dielétricos como SiCN (material em estado amorfo) com cobre têm os seus próprios prós e contras; a topografia de superfície, o controlo de partículas e o empeno do wafer afetam diretamente a taxa de rendimento da ligação. A integração tridimensional depende da colaboração de toda a indústria.

Livro branco do sistema técnico de supernós é publicado

Outra via de avanço para expandir a capacidade de computação da IA é a integração em sistemas de supernós. Através de tecnologias de interligação de alta velocidade, as unidades de computação são expandidas de supernós ao nível de nó único e de armário (centenas de chips de IA) para supernós ao nível de cluster (milhões de chips de IA). A combinação entre supernós e empacotamento avançado dá origem a “supercomputadores”, compostos por um grande número de chips de IA, HBM, redes de interligação de alta velocidade e sistemas de arrefecimento por fluido para arrefecimento líquido.

Os grandes fabricantes nacionais também têm inovações e implementação na área de supernós. Em 26 de março, na conferência anual do fórum Zhongguancun (000931), Inspur? (empresa: 中科曙光(603019)) lançou o primeiro supernó scaleX40 de tipo wireless-cable box do mundo. De acordo com as informações, os supernós tradicionais dependem de interligação por fibra ótica e por cabos de cobre, e tendem a ter dores como ciclos de implementação longos, elevada complexidade de operação e manutenção e muitos pontos de falha. O scaleX40 adota uma arquitetura de interligação primária com cabo wireless ortogonal, permitindo que o nó de computação seja inserido diretamente no nó de comutação, eliminando, desde a raiz, as perdas de desempenho e os riscos de operação e manutenção causados pelos cabos.

O scaleX40 integra 40 placas GPU num único nó. A capacidade total de computação é superior a 28 PFlops; a memória total visível do HBM é superior a 5 TB; e a largura de banda total de leitura/escrita na memória excede 80 TB/s, formando unidades de computação de alta densidade, adequadas para as necessidades de treino e inferência de modelos grandes com trilhões de parâmetros.

O vice-presidente executivo da Inspur? (empresa: 中科曙光) Li Bin afirmou que o significado do scaleX40 não está apenas em melhorias de desempenho; está, sobretudo, em reconfigurar a lógica de entrega da capacidade de computação, promovendo a transição da capacidade de computação de “construção de engenharia” para “fornecimento de produto”, reduzindo significativamente o limiar de utilização de alta capacidade de computação e os custos de implementação.

No âmbito da indústria, em 29 de março, o《Livro Branco da Estrutura Tecnológica de Supernós》 (adiante “Livro Branco”), concluído em conjunto pelo Shanghai Artificial Intelligence Laboratory e empresas em vários elos da cadeia industrial de IA como Qis? (奇异摩尔), MoXing? (沐曦) e Jietiao? (阶跃星辰), foi oficialmente publicado. O referido Livro Branco visa, para a implementação em escala de supernós, resolver dores centrais como dificuldade de colaboração heterogénea, baixa eficiência de escalonamento entre domínios e complexidade de implementação de engenharia, oferecendo orientação teórica a partir da perspetiva de prática industrial.

A Qis? (奇异摩尔) acredita que, no futuro, o valor dos supernós estará mais em saber se é possível organizar cálculo, armazenamento, interligação, escalonamento e recursos de runtime como uma unidade de sistema unificada e colaborativa, mantendo em escala maior a capacidade de alta largura de banda, baixa latência, alta utilização e expansão sustentável. Os supernós deixam de ser apenas “uma combinação de mais chips aceleradores”; passam a ser uma unidade arquitetónica nova que determina se o sistema consegue manter colaboração efetiva em condições de grande escala.

(Editor: 董萍萍 ）

     【Aviso legal】 Este artigo representa apenas as opiniões do autor, não tem qualquer relação com a Hexun. O site Hexun mantém-se neutro quanto às declarações e juízos de opinião presentes no texto, e não oferece qualquer garantia expressa ou implícita quanto à exatidão, fiabilidade ou integridade do conteúdo incluído. Por favor, os leitores devem apenas considerar isto como referência e assumirem toda a responsabilidade por conta própria. Email：news_center@staff.hexun.com

Denunciar