Era da grande capacidade de computação de IA: concorrentes lutam pelo domínio, a indústria de chips nacional avança por múltiplas frentes, acelerando a conquista de avanços.

Jornal “Securities Times” por Wang Yiming

A computação de IA torna-se o ponto de partida para remodelar a indústria dos semicondutores.

Nos últimos anos, devido ao abrandamento da Lei de Moore e à dificuldade de um único chip satisfazer a explosão da procura por capacidade de computação, a indústria global desenvolveu duas vias para ultrapassar impasses: embalamento avançado e integração de sistemas a nível de supernó (ultra-node). Neste contexto, vários elos da cadeia industrial de chips nacionais, incluindo EDA (automação da conceção eletrónica), embalamento avançado, equipamento de semicondutores e tecnologias de interligação de alta velocidade, estão a acelerar o seu planeamento no domínio da computação de IA.

Ao abordar as tendências da indústria nacional, Wang Xiaolong, diretor do departamento de empresas da MOCRESEARCH, disse ao jornalista do “Securities Times” que, com a implementação aprofundada da estratégia de semicondutores autónomos e controláveis, embora o processo de fabrico seja, em certa medida, limitado, a cadeia industrial nacional ainda consegue abrir um caminho próprio para o desenvolvimento de semicondutores com características chinesas através de “processo de fabrico moderado + embalamento avançado + otimização de sistemas e ecossistema”. Espera-se que isto reduza as desvantagens estruturais e os riscos sistémicos que o nosso país enfrenta na próxima ronda de competição nas indústrias de IA e computação avançada.

A concorrência em EDA muda para a integração a nível de sistema

Como está no topo da cadeia da indústria de chips, os profissionais de EDA sentem profundamente a tendência de reformular a conceção de chips para IA.

“De múltiplos chiplets (vários chips) para supernós, a complexidade do sistema é sem precedentes. No domínio do hardware de IA, o desafio com que os clientes se deparam já não é apenas a conceção de um chip isolado, mas sim os riscos sistémicos trazidos pelo embalamento avançado de Chiplet, integração heterogénea, armazenamento de alta largura de banda, interligação ultra-rápida, redes de alimentação elétrica eficientes e arquiteturas de centros de dados de IA. Isto inclui, por exemplo, riscos sistémicos decorrentes de dissipação térmica inadequada, levando a sobreaquecimento e deformação do equipamento completo; defeitos na conceção da rede de alimentação, que fazem com que as ligações no embalamento disparem (cortem) sob carga elevada; falta de uma perspetiva de gestão de sinais a nível de sistema, que faz com que circuitos integrados (wafers) no valor de dezenas de milhões de dólares não se acendam após a montagem.” O fundador e presidente da Xinh Semiconductor, Ling Feng, afirmou numa conferência de lançamento recente.

Ling Feng indicou que, para resolver os problemas acima, os fornecedores de EDA precisam de estabelecer a filosofia de “integração e coordenação a nível de sistema (STCO)”, alcançando conceção em conjunto na computação, rede, alimentação, arrefecimento e arquitetura de sistema.

Os três gigantes globais em EDA já validaram a tendência do setor com aquisições apoiadas por dinheiro real. Em 2025, a Synopsys (New Thinking Tech) adquiriu a Ansys, a maior empresa global de EDA de simulação, por 35 mil milhões de dólares, completando capacidades de simulação de multiprofísica e reforçando a capacidade de análise de ponta a ponta, do chip ao sistema.

Os fabricantes nacionais de chips de IA também estão a planear e a investir ativamente no plano do ecossistema. Sun Guoliang, vice-presidente sénior e diretor de produtos da Huyxie Co., Ltd., apresentou recentemente no fórum SEMICON que a Huyxie construiu uma matriz completa de produtos GPU sob uma arquitetura unificada desenvolvida internamente, cobrindo cenários como treino de IA, inferência, renderização gráfica e inteligência científica, entre outros. Em conjunto, a pilha de software desenvolvida internamente é totalmente compatível com os principais ecossistemas e está também a promover ativamente a construção do ecossistema open source.

Na perspetiva de Wang Xiaolong, um bom ecossistema de software é crucial para aumentar a eficiência de utilização do hardware, o que acelera a transição dos chips de IA nacionais de “substituir e funcionar” para “serem autónomos e realmente fáceis de usar”. Por exemplo, por trás do destaque de modelos de grande escala nacionais como DeepSeek e Qianwen, está uma grande melhoria na eficiência de utilização dos chips de IA nacionais.

A ligação híbrida melhora a tecnologia central para aumentar a capacidade de computação

No nível do hardware, na era da computação com enorme capacidade em larga escala, quando um único chip enfrenta três gargalos — consumo de energia, área e taxa de rendimento — o embalamento avançado tornou-se o novo “veículo” da Lei de Moore. Tome-se como exemplo o CoWoS da TSMC: cada geração integra mais GPUs, mais HBM (memória de alta largura de banda) e interligações mais fortes. Atualmente, incluindo gigantes como NVIDIA e AMD, já conseguiram aumentos por classes da capacidade de computação dos chips de IA através de tecnologias de embalamento avançado.

No fórum SEMICON deste ano, Guo Xiaochao, diretor de mercado do negócio de foundry (serviços de fabrico) da Wuhan XinXin Integrated Circuit Co., Ltd., falou sobre a mais recente tendência industrial. Ele apontou que o mercado de embalamento avançado, especialmente as áreas 2.5D/3D, está a expandir-se rapidamente. As soluções dominantes do setor evoluíram de CoWoS-S para CoWoS-L, SoW e 3.5D XDSiP. À medida que a escala de integração aumenta continuamente, a ligação híbrida (hybrid bonding) tornou-se a chave para alcançar interligações de alta densidade e também a tecnologia central para aumentar a capacidade de computação. Para isso, não basta apenas uma rutura a nível de processo; é também necessário que metodologia de conceção, materiais e equipamentos trabalhem em conjunto.

No domínio dos equipamentos nacionais, North Huachuang divulgou recentemente um equipamento de ligação híbrida de wafer a wafer de 12 polegadas (D2W — die-to-wafer) para ligação híbrida. Segundo informações, este equipamento foca-se nos requisitos extremos de interligações de chips em todo o âmbito de aplicações de integração 3D, como SoC, HBM e Chiplet, ultrapassando desafios críticos de processo como a recolha sem danos de chips ultra-finos a nível de micrómetro, o alinhamento com precisão ultra-alta a nível de nanómetro e a ligação estável e de alta qualidade sem vazios (sem voids). Assim, consegue um equilíbrio superior entre a precisão de alinhamento a nível de nanoescala e a capacidade de produção de ligações rápidas, tornando-se o primeiro fabricante no mercado nacional a concluir a validação do processo no cliente do equipamento D2W de ligação híbrida.

A Techno Printing (Tongjing Technology) também apresentou, no fórum SEMICON, uma série de IC 3D, incluindo vários produtos novos como ligação por fusão (fused bonding) e descasque a laser (laser peeling), com foco especial em aplicações relacionadas com integração heterogénea de Chiplet, empilhamento tridimensional e HBM.

Nos últimos anos, os equipamentos de ligação híbrida têm-se tornado o subsegmento com maior taxa de crescimento no setor de equipamentos de semicondutores. A Yole, uma empresa de consultoria de mercado, prevê que, até 2030, a dimensão do seu mercado global ultrapassará 1,7 mil milhões de dólares, sendo que a taxa de crescimento anual composta (CAGR) dos equipamentos D2W de ligação híbrida deverá chegar aos 21%.

No entanto, responsáveis relevantes de empresas de grandes equipamentos de semicondutores também apontaram que, embora o mercado de equipamentos de ligação híbrida esteja a crescer rapidamente, enfrenta igualmente desafios como precisão de alinhamento, ambientes limpos, tolerância à deformação e capacidade de acomodação (翘曲包容, em referência à tolerância a warpage). Além disso, diferentes cenários de aplicação da ligação híbrida exigem diferentes escolhas de materiais de interface. A combinação de materiais dielétricos como SiCN (material amorfo) com cobre tem vantagens e desvantagens próprias. A topografia da superfície, o controlo de partículas e a deformação do wafer afetam diretamente a taxa de rendimento da ligação. A integração 3D depende do trabalho conjunto de toda a indústria.

Publicação do white paper do sistema técnico de supernós

Uma outra via para aumentar a capacidade de computação de IA passa pela integração de sistemas de supernós: através de tecnologias de interligação de alta velocidade, as unidades de computação são expandidas do nível de nó único e de supernós ao nível de armário (centenas de chips de IA) para supernós ao nível de cluster (milhões de chips de IA). A combinação de supernós com embalamento avançado dá origem a “supercomputadores” constituídos por grande quantidade de chips de IA, HBM, redes de interligação de alta velocidade e sistemas de arrefecimento por arrefecimento líquido (liquid cooling).

Os grandes fabricantes nacionais também têm inovação e implementação no domínio dos supernós. A 26 de março, a Inspur (Cordeiro? — “中科曙光”, Spud?; aqui manter a forma original) apresentou na conferência anual do fórum Zhongguancun o primeiro supernó do mundo em formato de caixa de cabos sem fios scaleX40. Segundo a apresentação, os supernós tradicionais dependem de interligações com fibra ótica e cabos de cobre, que geralmente têm problemas como longos ciclos de implementação, complexidade operacional e de manutenção, e muitos pontos de falha. O scaleX40 utiliza uma arquitetura de interligação de primeiro nível por cabos sem fios ortogonais, permitindo que os nós de computação se liguem diretamente aos nós de comutação (switch) por acoplamento, eliminando a partir da raiz as perdas de desempenho e os riscos de operação e manutenção causados pelos cabos.

O scaleX40 integra 40 GPUs num único nó, com capacidade de computação total superior a 28 PFlops. A memória total do HBM excede 5 TB, e a largura de banda total de acesso à memória excede 80 TB/s, formando unidades de computação de alta densidade, adequadas para as necessidades de treino e inferência de modelos de grande escala com biliões de parâmetros.

O vice-presidente sénior da Inspur, Li Bin, afirmou que o significado do scaleX40 não se limita ao aumento de desempenho; reside também em reestruturar a lógica de disponibilização da capacidade de computação, impulsionando a computação de “construção orientada a engenharia” para “fornecimento orientado a produto”, reduzindo significativamente o limiar de utilização de alta capacidade de computação e o custo de implementação.

No plano industrial, a 29 de março, o white paper “Sistema Técnico de Supernós” (a seguir “white paper”), concluído em conjunto pelo Shanghai Artificial Intelligence Laboratory e por empresas a montante e a jusante da cadeia industrial de IA como Qimeng? (奇异摩尔), Huyxie (沐曦) e Jietiao Xingchen (阶跃星辰), foi publicado oficialmente. O objetivo deste white paper é, para a implementação em grande escala de supernós, resolver dores nucleares como dificuldade de coordenação heterogénea, baixa eficiência de escalonamento transdomínio e complexidade da implementação orientada a engenharia, fornecendo orientação teórica a partir da perspetiva de prática industrial.

A Qimeng (奇异摩尔) considera que, no futuro, o valor dos supernós estará mais em saber se é possível organizar recursos unificados e coordenados — computação, armazenamento, interligação, escalonamento e recursos em tempo de execução — em unidades de sistema, mantendo em escalas maiores alta largura de banda, baixa latência, elevada utilização e capacidade sustentável de expansão. Os supernós deixam de ser apenas “uma combinação de mais chips aceleradores” e passam a ser uma nova unidade arquitetónica que determina se o sistema consegue manter uma coordenação eficaz em condições de grande escala.