O que é o empacotamento avançado CoWoS? Por que o fornecimento de chips de IA depende de mais do que GPUs?

Em 2026, o encapsulamento avançado continua sendo um dos principais focos da indústria de semicondutores. A TSMC apresentou um roteiro para encapsulamento CoWoS em maior escala em seu simpósio anual de tecnologia, com planos de integrar mais chiplets de computação e HBM ao ampliar o tamanho do encapsulamento. Enquanto isso, a TrendForce observou em setembro que, à medida que o tamanho dos aceleradores de IA aumenta, espera-se que o CoWoS-L continue sendo uma importante solução de encapsulamento para chips de IA de alto desempenho nos próximos anos.

Para NVIDIA, AMD e outros fornecedores de chips de IA, mesmo que consigam obter wafers suficientes de nós avançados, uma escassez de HBM ou de capacidade de encapsulamento avançado ainda pode impedi-los de concluir as entregas de produtos conforme planejado. Portanto, entender o CoWoS não apenas ajuda a explicar como os chips de IA são fabricados, mas também auxilia investidores a analisar restrições de capacidade, competição tecnológica e oportunidades de negócios em toda a cadeia de suprimentos de semicondutores.

Principais pontos

• CoWoS é a tecnologia de encapsulamento avançado da TSMC. Ela utiliza estruturas de interconexão de alta densidade para integrar GPUs, chiplets de computação de aceleradores de IA e memória de alta largura de banda (HBM) no mesmo encapsulamento.

• A produção de chips de IA depende de mais do que wafers de GPU. Wafers de nós avançados, HBM, capacidade de encapsulamento CoWoS e substratos de encapsulamento podem afetar o número final de produtos entregues.

• CoWoS-S, CoWoS-L e CoWoS-R utilizam diferentes estruturas de interconexão. À medida que os chips de IA ficam maiores, o CoWoS-L se torna uma importante solução de encapsulamento para grandes aceleradores de IA.

• NVIDIA, AMD e provedores de serviços em nuvem competem por recursos de encapsulamento avançado. O desenvolvimento de GPUs de IA e ASICs personalizados significa que a demanda por CoWoS não está mais limitada a um único fabricante de chips.

• A expansão da capacidade de CoWoS pode afetar a cadeia de suprimentos de semicondutores. No entanto, o aumento da demanda por encapsulamento não significa que todas as empresas relacionadas alcançarão o mesmo nível de crescimento dos lucros. Capacidades tecnológicas, pedidos e avaliações ainda exigem consideração cuidadosa.

O que é CoWoS e como ele difere do encapsulamento tradicional de chips?

CoWoS significa Chip-on-Wafer-on-Substrate. É uma tecnologia avançada de encapsulamento 2,5D cuja função principal é conectar vários chips ou chiplets por meio de estruturas de interconexão de alta densidade para que possam operar em conjunto no mesmo encapsulamento. Diferentemente de projetos que concentram todas as funções em um único chip grande, o CoWoS pode combinar chips de computação, memória e outros componentes em um sistema mais complexo.

O encapsulamento tradicional de chips protege principalmente o chip, conecta-o a circuitos externos e fornece caminhos para fornecimento de energia e dissipação de calor. Em algumas soluções tradicionais de encapsulamento, processadores e memória se comunicam por meio de placas de circuito fora do encapsulamento. À medida que a IA exige velocidades maiores de transferência de dados, esse tipo de conexão pode enfrentar limitações de largura de banda, latência e consumo de energia. Em contraste, o CoWoS utiliza um interposer ou outras estruturas de interconexão de alta densidade para reduzir a distância entre diferentes chips e melhorar a eficiência da troca de dados.

Por exemplo, um grande acelerador projetado para treinamento de IA pode precisar se conectar a várias pilhas de HBM simultaneamente. O CoWoS pode instalar o chip de computação e a HBM na mesma estrutura de encapsulamento e usar interconexões metálicas densas para permitir comunicação em alta velocidade. Esse projeto não significa que a GPU e a HBM sejam fabricadas como um único chip. Em vez disso, o encapsulamento avançado cria um sistema de computação estreitamente integrado. A TSMC inclui o CoWoS em sua plataforma de tecnologia 3DFabric e continua expandindo suas estruturas de encapsulamento para atender às necessidades de computação de alto desempenho e aplicações de IA.

Como o CoWoS integra GPUs, HBM e interposers?

A estrutura central do CoWoS normalmente inclui chips lógicos de computação, HBM, estruturas de interconexão de alta densidade e um substrato de encapsulamento. O chip lógico realiza os cálculos de IA, a HBM fornece acesso a dados em alta velocidade, e o interposer ou a estrutura de interconexão local conecta os sinais entre os diferentes chips. O substrato de encapsulamento conecta todo o módulo à placa-mãe do servidor e suporta o fornecimento de energia e a transmissão de sinais.

A HBM é um componente essencial dessa estrutura. Em comparação com a memória convencional de servidores, a HBM empilha várias camadas de chips de DRAM e utiliza uma interface ampla para fornecer largura de banda de memória muito alta em uma área de encapsulamento relativamente pequena. Para tarefas de inferência de IA que leem com frequência parâmetros de modelos e tarefas de treinamento que exigem ampla troca de dados, a HBM pode ajudar a reduzir alguns gargalos de acesso à memória.

No entanto, a HBM só pode oferecer todo o seu desempenho quando o chip de computação consegue acessá-la de forma eficiente. O CoWoS utiliza interconexões densas para conectar o chip de computação a várias pilhas de HBM, permitindo que os dados percorram distâncias menores. Isso pode não apenas aumentar a largura de banda, mas também melhorar a eficiência energética em determinados processos de transferência de dados.

Portanto, o desempenho de um acelerador de IA avançado depende de vários fatores, incluindo a arquitetura de computação, a configuração de HBM, as interconexões de encapsulamento e o software do sistema. Mesmo que uma GPU tenha poder computacional teórico muito alto, seu desempenho em aplicações reais ainda pode ser limitado se a largura de banda da memória for insuficiente ou se a eficiência da transferência de dados for baixa.

Quais são as diferenças entre CoWoS-S, CoWoS-L e CoWoS-R?

A TSMC oferece atualmente três principais soluções tecnológicas: CoWoS-S, CoWoS-L e CoWoS-R. Elas compartilham o objetivo de alcançar alta densidade de integração de chips, mas diferem em suas estruturas de interposer, escalabilidade e casos de uso aplicáveis.

O CoWoS-S é uma solução relativamente madura. Ele utiliza um grande interposer de silício para conectar chips de computação e HBM, fornecendo alta densidade de interconexão. À medida que os aceleradores de IA continuam adicionando chiplets de computação e pilhas de HBM, a área necessária para o encapsulamento também continua crescendo. A dificuldade de fabricação, o custo e as limitações de tamanho dos grandes interposers de silício estão gradualmente se tornando questões que precisam ser resolvidas.

O CoWoS-L combina camadas de redistribuição com estruturas locais de interconexão de silício. Ele fornece interconexões de alta densidade onde conexões de alta velocidade são necessárias, ao mesmo tempo que suporta uma área de encapsulamento maior. O CoWoS-L da TSMC entrou em produção em massa em 2024 e continua evoluindo para tamanhos maiores. Em um estudo de 2026, a TrendForce afirmou que se espera que o CoWoS-L mantenha sua posição importante no encapsulamento avançado para chips de IA de alto desempenho até 2028, apoiado por sua maturidade tecnológica e vantagens de rendimento.

O CoWoS-R utiliza um interposer RDL baseado em interconexões de polímero e cobre, oferecendo opções de projeto mais flexíveis em determinadas aplicações. É importante observar que nenhuma das três soluções tem uma classificação absoluta de desempenho que se aplique a todos os produtos. Projetistas de chips precisam selecionar a solução adequada com base na densidade de interconexão, no tamanho do encapsulamento, nos custos de fabricação, no rendimento e nos requisitos do produto.

Por que a demanda por chips de IA depende de mais do que a capacidade de GPUs?

A fabricação de chips de IA envolve várias etapas interconectadas. Primeiro, uma empresa de projeto de chips conclui a arquitetura de uma GPU ou de um acelerador de IA. Em seguida, uma fundição utiliza um processo avançado para fabricar o chip de computação. Ao mesmo tempo, fabricantes de memória precisam fornecer HBM que atenda às especificações exigidas, enquanto fabricantes de encapsulamento integram o chip de computação à memória. O produto então passa por testes, montagem de substrato e outros processos antes de poder ser entregue.

Isso significa que a produção de wafers de GPU representa apenas parte da capacidade de fornecimento de chips de IA. Suponha que uma empresa planeje produzir 100.000 aceleradores de IA e tenha obtido chips de computação suficientes, mas a HBM disponível possa atender apenas 80.000 produtos e a capacidade de encapsulamento avançado possa atender apenas 60.000. Nesse caso, o número final de produtos concluídos pode ser limitado pela etapa de encapsulamento. Este exemplo é fornecido apenas para explicar restrições da cadeia de suprimentos e não representa dados reais de produção de qualquer empresa.

Em março de 2026, um estudo publicado pela Epoch AI estimou que, em 2025, NVIDIA, Google, AMD e Amazon, os quatro principais projetistas e compradores de chips de IA, consumiram coletivamente mais de 90% da capacidade global de CoWoS e do fornecimento de HBM, enquanto representavam uma parcela relativamente menor da produção de chiplets lógicos avançados. Isso indica que, em determinados períodos, o encapsulamento avançado e a HBM podem estar mais restritos do que o fornecimento de wafers lógicos avançados no sentido convencional. É importante observar que o estudo utilizou um modelo de estimativa, e seus resultados não representam as taxas reais de utilização de capacidade de todos os fabricantes.

Portanto, analisar o fornecimento de chips de IA exige mais do que acompanhar a capacidade de wafers de 3 nm ou 2 nm da TSMC. Também é necessário considerar as entregas de HBM, o rendimento do encapsulamento, o fornecimento de substratos e a capacidade de testes. As taxas de expansão de capacidade diferem entre as etapas, e atrasos em qualquer etapa crítica podem afetar os cronogramas de lançamento e entrega dos produtos finais.

Por que NVIDIA, AMD e provedores de serviços em nuvem competem por capacidade de CoWoS?

À medida que a demanda por computação de IA cresce, tanto a NVIDIA quanto a AMD precisam de mais recursos de encapsulamento avançado para apoiar seus produtos de GPU de próxima geração. Ao mesmo tempo, grandes empresas de tecnologia, como Google, Amazon, Microsoft e Meta, estão desenvolvendo seus próprios aceleradores de IA. Embora esses produtos utilizem arquiteturas de computação diferentes, alguns também exigem HBM e tecnologias de encapsulamento avançado, criando uma demanda compartilhada em toda a cadeia de suprimentos relevante.

Para a NVIDIA, a capacidade de CoWoS está intimamente ligada à capacidade de envio de GPUs de IA de alto desempenho. As GPUs precisam ser encapsuladas juntamente com HBM antes de poderem ser integradas a sistemas em escala de servidor e rack. Mesmo que a demanda de mercado por aceleradores de IA seja forte, capacidade de encapsulamento insuficiente pode exigir que as empresas ajustem seus cronogramas de entrega. A AMD enfrenta desafios semelhantes, pois o desenvolvimento de seus produtos Instinct também exige coordenação entre recursos de wafers, HBM, encapsulamento e substratos.

Em setembro de 2026, a TrendForce afirmou que a NVIDIA continuava avançando em sistemas de rack de IA em grande escala, enquanto a AMD promovia ativamente seus produtos das séries MI400/MI450. Ao mesmo tempo, a TPU do Google, a Trainium da Amazon e os ASICs internos de outros provedores de serviços em nuvem expandiam suas implementações. Produtos diferentes utilizam soluções de encapsulamento distintas, mas a tendência geral é que mais fornecedores de chips de IA precisam de recursos de encapsulamento de alta densidade e memória de alta velocidade.

Essa competição não significa que todos os chips de IA precisem usar CoWoS. Tecnologias alternativas, como a EMIB da Intel, também estão em desenvolvimento, e alguns chips podem utilizar soluções de encapsulamento diferentes. O ponto principal é que a computação de IA de alto desempenho continua exigindo maior densidade de interconexão entre chips, maior área de encapsulamento e maior largura de banda de memória, tornando o encapsulamento avançado um recurso cada vez mais importante na cadeia de suprimentos.

Por que é difícil expandir rapidamente a capacidade de CoWoS?

A expansão da capacidade de encapsulamento avançado envolve mais do que adicionar equipamentos. O CoWoS inclui vários processos complexos, como fabricação de alta precisão, posicionamento de chips, processamento de estruturas de interconexão, manuseio de materiais e testes de confiabilidade. À medida que as áreas de encapsulamento crescem e o número de chiplets aumenta, os fabricantes precisam controlar mais variáveis de processo, impondo exigências maiores à precisão dos equipamentos, ao rendimento e à coordenação da cadeia de suprimentos.

O rendimento do encapsulamento é um fator importante. Suponha que um grande módulo de encapsulamento contenha vários chiplets de computação de alto valor e pilhas de HBM. Um defeito em uma etapa crítica de fabricação pode afetar a usabilidade de todo o módulo. Quanto mais complexa for a estrutura de encapsulamento, mais os fabricantes precisarão otimizar seus processos, inspeções e procedimentos de retrabalho. Portanto, normalmente leva tempo para uma nova linha de produção de encapsulamento avançar da construção até a produção em massa estável. A capacidade planejada não pode simplesmente ser equiparada à capacidade real de envio.

Além disso, a expansão da capacidade de CoWoS é afetada por equipamentos upstream, substratos de encapsulamento, materiais e recursos humanos. Em abril de 2026, a TrendForce afirmou que a demanda por chips de IA havia ampliado as pressões de fornecimento da fabricação avançada de wafers para equipamentos de encapsulamento, substratos e materiais relacionados. Mesmo que a TSMC continue aumentando sua capacidade de encapsulamento, uma expansão mais lenta entre fornecedores de suporte poderá criar novos gargalos.

Para fabricantes de chips, isso também explica por que o planejamento de capacidade de longo prazo está se tornando cada vez mais importante. As empresas precisam coordenar antecipadamente com fundições, fabricantes de memória e fornecedores de encapsulamento para garantir que os recursos necessários estejam disponíveis em diferentes etapas de fabricação aproximadamente ao mesmo tempo. Caso contrário, o aumento de capacidade em uma etapa pode não se traduzir imediatamente em maiores envios de chips finais de IA.

Como a TSMC está expandindo a capacidade de CoWoS? Quais são os novos desenvolvimentos em 2026?

A TSMC está expandindo os tamanhos de encapsulamento, otimizando estruturas de interconexão e aumentando a capacidade de produção para atender aos requisitos de desempenho computacional e capacidade de memória dos aceleradores de IA de próxima geração. À medida que aceleradores de IA individuais integram mais chiplets e HBM, as áreas de encapsulamento continuam crescendo, fazendo das limitações de tamanho dos interposers tradicionais um grande desafio técnico.

Em maio de 2026, a TSMC apresentou tecnologias CoWoS maiores em um simpósio de tecnologia e afirmou ter iniciado a produção de uma solução CoWoS que mede 5,5 vezes o tamanho do retículo. Esse múltiplo descreve a escala do encapsulamento em relação à área padrão de exposição do retículo. Isso não significa que o desempenho computacional aumente pelo mesmo múltiplo. A principal importância da expansão do tamanho do encapsulamento é permitir a integração de mais chips de computação e componentes de memória no mesmo encapsulamento.

Roteiro de expansão da tecnologia CoWoS da TSMC

Fonte: documentação de tecnologia CoWoS da TSMC CoWoS technology documentation e o simpósio de tecnologia de 2026. Os cronogramas futuros são planejamentos e não indicam produção em massa concluída.

Esses desenvolvimentos refletem mudanças na forma como os chips de IA estão evoluindo em escala. No passado, a adoção de processos de fabricação de transistores mais avançados era uma forma importante de melhorar o desempenho computacional. Atualmente, os fabricantes também podem aprimorar as capacidades do sistema expandindo os tamanhos de encapsulamento e aumentando o número de chiplets e pilhas de HBM. No entanto, encapsulamentos maiores também podem criar desafios relacionados a custos de fabricação, fornecimento de energia, dissipação de calor e rendimento. O valor comercial efetivo desses roteiros tecnológicos ainda precisa ser avaliado com base no desempenho da produção em massa.

Qual é a relação entre CoWoS, HBM, chiplets e processos avançados?

CoWoS, HBM, chiplets e processos avançados frequentemente aparecem juntos em discussões sobre a indústria de chips de IA, mas não são os mesmos conceitos tecnológicos. Processos avançados afetam principalmente a densidade de transistores, o desempenho e o consumo de energia em chips lógicos. Chiplets são um método de projeto que divide um sistema complexo de chips em vários chiplets. A HBM fornece memória de alta largura de banda. O CoWoS integra esses componentes no mesmo encapsulamento por meio de interconexões de alta densidade.

Por exemplo, um acelerador de IA pode utilizar um processo avançado para fabricar chiplets de computação e, em seguida, conectar vários chiplets à HBM por meio do CoWoS. Esse projeto pode, em certa medida, superar as limitações que um único chip grande enfrenta em termos de tamanho de fabricação e integração de sistemas. No entanto, chiplets não exigem necessariamente CoWoS, e a HBM não é essencial para todos os chips de IA. A arquitetura específica depende de metas de desempenho, custos de fabricação e casos de uso do produto.

Do ponto de vista da cadeia de suprimentos, essas tecnologias são altamente complementares. Processos avançados determinam as capacidades fundamentais dos chips de computação, a HBM fornece largura de banda de dados e o encapsulamento avançado determina a eficiência com que vários componentes podem operar juntos. Portanto, o desenvolvimento da indústria de chips de IA não pode ser atribuído simplesmente à redução contínua dos nós de processo. Ele exige otimização coordenada entre projeto de chips, fabricação, memória e encapsulamento.

Quais empresas de semicondutores podem ser afetadas pela crescente demanda por CoWoS?

A crescente demanda por CoWoS afeta primeiro as fundições e empresas de encapsulamento avançado. A TSMC não apenas fabrica grandes volumes de chips lógicos avançados, como também fornece serviços de encapsulamento CoWoS, permitindo sua participação em várias etapas, desde a fabricação front-end até a integração back-end. No entanto, a expansão da capacidade de encapsulamento avançado geralmente exige investimentos substanciais de capital. Sua contribuição para os lucros ainda depende da utilização da capacidade, do rendimento de fabricação, dos preços cobrados dos clientes e dos custos de depreciação.

Fornecedores de HBM e materiais semicondutores são outro grupo que pode ser afetado. Empresas como SK hynix, Samsung e Micron participam do mercado de memória de alta largura de banda, enquanto fornecedores de substratos avançados de encapsulamento, equipamentos e materiais relacionados também podem se beneficiar da crescente demanda por computação de IA. No entanto, as empresas diferem em seus mix de produtos, capacidades tecnológicas e estruturas de clientes. Toda a cadeia de suprimentos não deve ser tratada como uma única categoria de crescimento.

Para NVIDIA e AMD, a expansão da capacidade de CoWoS pode melhorar as condições de fornecimento de aceleradores de IA de alto desempenho. Se os recursos de encapsulamento se tornarem mais disponíveis, os fabricantes de chips poderão ter mais facilidade para atender pedidos de clientes. No entanto, a melhora no fornecimento também pode alterar os preços e o cenário competitivo. Em particular, à medida que mais GPUs de IA e ASICs personalizados entram no mercado, os recursos de encapsulamento avançado podem se tornar menos restritos, e a competição entre fabricantes pode se concentrar mais no desempenho efetivo, nos custos do sistema e nos ecossistemas de software.

Portanto, investidores não devem concluir que a receita ou o preço das ações de uma empresa necessariamente subirão apenas porque ela faz parte da cadeia de suprimentos de CoWoS. Fatores mais importantes incluem o papel específico da empresa na cadeia de suprimentos, barreiras tecnológicas, planos de expansão de capacidade, concentração de clientes e mudanças futuras nas margens de lucro.

Como os investidores podem determinar se a expansão da capacidade de CoWoS está criando oportunidades reais de investimento?

Investidores que acompanham a TSMC e ações de semicondutores de IA precisam distinguir entre demanda de mercado, planos de capacidade e entregas reais. A crescente demanda por CoWoS indica que os clientes desejam mais recursos de encapsulamento avançado, mas a nova capacidade planejada precisa passar por instalação de equipamentos, validação de processos e melhoria de rendimento antes de se tornar gradualmente produção comercializável.

Os investidores podem acompanhar a utilização da capacidade e o mix de produtos. Se a capacidade de encapsulamento avançado permanecer altamente utilizada por um período prolongado, as empresas relacionadas podem ter oportunidades favoráveis de crescimento dos negócios. No entanto, se o setor expandir agressivamente a capacidade enquanto a demanda real por chips de IA ficar abaixo das expectativas, a utilização da capacidade poderá cair. Os custos de fabricação e os preços dos produtos também podem diferir entre as soluções tecnológicas CoWoS. A rentabilidade não pode ser avaliada apenas com base na área do encapsulamento ou no volume de capacidade.

As avaliações das empresas e as expectativas de mercado também precisam ser consideradas. Os preços das ações de semicondutores frequentemente refletem antecipadamente expectativas de crescimento para os próximos trimestres ou até para períodos mais longos. Mesmo que a demanda por CoWoS continue crescendo, se o preço das ações de uma empresa já tiver precificado integralmente expectativas otimistas, o desempenho financeiro real ainda poderá não impulsionar novos aumentos de avaliação.

Para investidores individuais, o CoWoS é mais bem entendido como uma ferramenta analítica para compreender a cadeia de suprimentos de semicondutores de IA, e não como um sinal independente de compra ou venda. Uma avaliação mais abrangente das mudanças no setor exige considerar o encapsulamento avançado em conjunto com HBM, fundições de wafers, envios de GPUs, despesas de capital dos clientes e margens de lucro corporativas.

Resumo

CoWoS é uma importante tecnologia de encapsulamento avançado que a TSMC utiliza para computação de alto desempenho e aceleradores de IA. Por meio de estruturas de interconexão de alta densidade, ela integra GPUs, chiplets de computação e HBM no mesmo encapsulamento. Ela aborda mais do que a montagem de chips. Também afeta a eficiência da transferência de dados entre computação e memória, o desempenho do sistema e a escalabilidade da fabricação.

À medida que NVIDIA, AMD e grandes provedores de serviços em nuvem continuam desenvolvendo aceleradores de IA, o encapsulamento avançado se tornou um fator importante que afeta o fornecimento de chips. Mesmo que o fornecimento de wafers de nós avançados seja suficiente, gargalos em HBM, CoWoS ou substratos de encapsulamento ainda poderão limitar as entregas de produtos finais.

No futuro, à medida que o CoWoS-L, as tecnologias de encapsulamento de grande porte e outras soluções de encapsulamento avançado continuarem a se desenvolver, a competição entre chips de IA dependerá cada vez mais da coordenação entre capacidades de fabricação, memória e integração de sistemas. Para investidores em semicondutores, compreender o CoWoS oferece uma forma de examinar a dinâmica real de oferta e demanda da indústria de IA para além das GPUs. No entanto, as avaliações ainda precisam incorporar resultados corporativos, utilização da capacidade e avaliações das ações.

Perguntas frequentes

O que é CoWoS?

CoWoS é uma tecnologia de encapsulamento avançado desenvolvida pela TSMC. Ela integra chips de computação a componentes como HBM no mesmo encapsulamento por meio de estruturas de interconexão de alta densidade. É utilizada principalmente em IA e computação de alto desempenho.

CoWoS é encapsulamento 2,5D ou 3D?

O CoWoS é geralmente classificado como uma tecnologia avançada de encapsulamento 2,5D. Ele pode conectar vários chips no mesmo encapsulamento e também pode integrar HBM, que utiliza estruturas internas de empilhamento 3D. No entanto, o CoWoS não deve ser equiparado diretamente a todas as tecnologias de empilhamento de chips 3D.

Qual é a diferença entre CoWoS e HBM?

HBM é uma tecnologia de memória de alta largura de banda, enquanto CoWoS é uma tecnologia de encapsulamento avançado. A HBM fornece acesso a dados em alta velocidade, enquanto o CoWoS ajuda a estabelecer interconexões de alta densidade entre chips de computação e HBM.

Por que o CoWoS afeta o fornecimento de GPUs da NVIDIA e AMD?

As GPUs de IA de alto desempenho normalmente precisam ser encapsuladas com HBM antes de poderem ser entregues. Se a capacidade de CoWoS for insuficiente, chips de computação que já foram fabricados ainda poderão não conseguir se tornar produtos finais dentro do prazo.

Por que o CoWoS-L está se tornando cada vez mais importante?

O CoWoS-L pode suportar integração de chips em maior escala por meio de RDL e estruturas locais de interconexão de silício, atendendo à demanda dos aceleradores de IA de próxima geração por mais chiplets de computação e HBM.

O aumento da capacidade de CoWoS significa que o preço das ações da TSMC definitivamente subirá?

Não necessariamente. A expansão da capacidade pode criar oportunidades de negócios, mas o desempenho das ações também depende de despesas de capital, custos de fabricação, utilização da capacidade, rentabilidade e avaliação de mercado.