Era de gran poder de cálculo de IA: competidores luchando por el dominio, la industria de chips nacional avanza en múltiples frentes acelerando avances

La potencia informática de IA se ha convertido en el punto de partida para reconfigurar la industria de los chips.

En los últimos años, debido al desaceleramiento de la Ley de Moore y a que el rendimiento de un solo chip ya no puede satisfacer la demanda explosiva de potencia informática, la industria mundial ha evolucionado hacia dos rutas para abrirse paso: el empaquetado avanzado y la integración de sistemas de nodos súper. En este contexto, en todos los eslabones de la cadena industrial de chips nacionales, como EDA, empaquetado avanzado, equipos de semiconductores e interconexiones de alta velocidad, se acelera el despliegue y la planificación en el ámbito de la potencia informática de IA.

Al hablar de la tendencia de la industria nacional, Wang Xiaolong, director del departamento de empresas de CEM Research, dijo al reportero de Securities Times que, a medida que se profundiza la estrategia de semiconductores autónomos y controlables de China, aunque el proceso de fabricación está limitado en cierta medida, la cadena industrial nacional aún puede abrir una ruta de desarrollo de semiconductores con características chinas mediante “proceso de fabricación adecuado + empaquetado avanzado + optimización de sistemas y ecosistema”. Esto podría reducir las desventajas estructurales y los riesgos sistémicos a los que se enfrenta China en la próxima ronda de competencia de IA y computación avanzada.

La competencia en EDA se desplaza hacia la integración a nivel de sistema

Como el eslabón más alto de la industria de chips, los profesionales de EDA sienten muy profundamente la tendencia de que la IA reconfigura el diseño de chips.

“De los múltiples chips (dielets) a los nodos súper, la complejidad a nivel de sistema no tiene precedentes. En el ámbito del hardware de IA, lo que los clientes ya no enfrentan es el desafío de diseñar un chip único, sino riesgos sistémicos provocados por el Chiplet con empaquetado avanzado, la integración heterogénea, el almacenamiento de alto ancho de banda, la interconexión ultra rápida, la red de alimentación eficiente y la arquitectura de centros de datos de IA. Esto incluye que, por una consideración insuficiente de la refrigeración, el sistema completo se sobrecalienta y se deforma; defectos en el diseño de la red de alimentación, que hacen que las conexiones en el empaquetado se corten por sobrecarga bajo alta carga; y la falta de una perspectiva de gestión de señales a nivel de sistema, que provoca que decenas de millones de dólares en wafer de fabricación no se puedan iluminar después del ensamblaje, etc.”, dijo Ling Feng, fundador y presidente de XIN Semiconductor, en una conferencia de lanzamiento recientemente.

Ling Feng señaló que, para resolver los problemas anteriores, los proveedores de EDA necesitan establecer la idea de “integración y coordinación a nivel de sistema (STCO)”, logrando un diseño coordinado en el cómputo, la red, la alimentación, la refrigeración y la arquitectura del sistema.

Los tres gigantes globales de EDA ya han validado la tendencia de la industria con adquisiciones a gran escala. En 2025, Synopsys Technology compró Ansys, la empresa líder mundial en EDA de simulación, por 35.000 millones de dólares, completando capacidades de simulación de campos multiprofesionales y reforzando la capacidad de análisis de extremo a extremo, desde chips hasta sistemas.

Los fabricantes nacionales de chips de IA también están realizando un despliegue e inversión activa a nivel de ecosistema. Sun Guoliang, vicepresidente senior y director de producto de VeriSilicon Holding, explicó recientemente en el foro SEMICON que, bajo una arquitectura unificada desarrollada internamente, Muxi construye una matriz completa de productos GPU para cubrir escenarios como entrenamiento de IA, inferencia, renderizado gráfico e inteligencia científica. Además, el software desarrollado internamente es totalmente compatible con el ecosistema principal y también impulsa activamente la construcción de un ecosistema de código abierto.

Para Wang Xiaolong, un buen ecosistema de software es crucial para mejorar la eficiencia de utilización del hardware. Esto acelerará el avance de los chips de IA nacionales de “reemplazar y funcionar” hacia “ser autónomos y realmente útiles”. Por ejemplo, detrás de que grandes modelos nacionales como DeepSeek y Qianwen se vuelvan populares, hay una mejora significativa de la eficiencia de utilización por parte de los chips de IA nacionales.

El ensamblaje por enlace híbrido mejora la tecnología central de la potencia informática

En el nivel de hardware, en la era de la gran potencia informática de IA, cuando un solo chip enfrenta tres cuellos de botella principales: consumo de energía, área y tasa de rendimiento, el empaquetado avanzado se ha convertido en el nuevo “portador de la Ley de Moore”. Tomando como ejemplo el CoWoS de TSMC, cada generación integra más GPU, más HBM y una interconexión más potente. Actualmente, gigantes de chips de IA como NVIDIA y AMD ya han logrado una mejora de salto de nivel en la potencia informática de los chips de IA mediante tecnologías de empaquetado avanzado.

En el SEMICON de este año, en Wuhan, Guo Xiaochao, director de mercado en el departamento de negocios de fundición de Wuhan XinXing Integrated Circuit Co., Ltd., habló sobre la tendencia más reciente de la industria. Señaló que el mercado de empaquetado avanzado, especialmente en los campos 2.5D/3D, se está expandiendo rápidamente. Las soluciones dominantes del sector han evolucionado desde CoWoS-S hacia CoWoS-L, SoW y 3.5D XDSiP; el tamaño de integración sigue aumentando. El enlace híbrido es la clave para lograr interconexiones de alta densidad y también la tecnología central para mejorar la potencia informática. Para ello no solo se requiere un avance en el proceso, sino también la cooperación conjunta en metodología de diseño, materiales y equipos.

En el ámbito de equipos nacionales, Northern Huachuang publicó recientemente equipos de ensamblaje por enlace híbrido para oblea a oblea de 12 pulgadas (D2W). Según se informa, este equipo se enfoca en los requisitos extremos para la interconexión de chips en todo el dominio de integraciones 3D como SoC, HBM y Chiplet, superando desafíos de proceso clave como la manipulación sin daños de chips ultrafinos a escala de micras, el alineamiento de ultra alta precisión a escala de nanómetros y el enlace estable y de alta calidad sin vacíos. Con esto, logra un mejor equilibrio entre la precisión de alineamiento a escala de nanómetros de los chips y la capacidad de producción para enlaces de alta velocidad, convirtiéndose en el primer fabricante en China en completar la validación del proceso del cliente para el equipo D2W de enlace híbrido.

Tianqi Technology también lanzó en el foro SEMICON una serie de 3D IC, que incluye varios productos nuevos como el enlace por fusión y el despegue por láser, enfocándose principalmente en aplicaciones relacionadas con la integración heterogénea de Chiplet, el apilamiento tridimensional y HBM.

En los últimos años, los equipos de enlace híbrido se han convertido en el subsegmento de equipos de semiconductores con la tasa de crecimiento más rápida. Yole, una consultora de mercado, predice que para 2030 el tamaño de mercado global superará los 1.700 millones de dólares, y que la tasa de crecimiento anual compuesta de los equipos D2W de enlace híbrido se espera que alcance hasta el 21%.

Sin embargo, también se ha señalado por responsables relacionados de grandes fabricantes de equipos de semiconductores que, aunque el mercado de equipos de enlace híbrido crece rápidamente, también enfrenta desafíos como la precisión de alineamiento, entornos limpios, y la tolerancia a la deformación (absorber comba/warp). Además, las diferentes aplicaciones de enlace híbrido requieren selecciones distintas de materiales de interfaz. La combinación de materiales dieléctricos como SiCN (material amorfo) con cobre tiene pros y contras propios. La morfología de la superficie, el control de partículas y la deformación de la oblea afectan directamente la tasa de rendimiento del enlace. La integración tridimensional depende de la cooperación integral de toda la industria.

Se publica el Libro Blanco del sistema de tecnología de nodos súper

Otra ruta para ampliar la capacidad de potencia informática de IA es la integración de sistemas de nodos súper. Mediante tecnologías de interconexión de alta velocidad, las unidades de cómputo pasan de nodos individuales y nodos súper a nivel de rack (centenas de chips de IA) a nodos súper a nivel de clúster (decenas de millones de chips de IA). La combinación de nodos súper con empaquetado avanzado da origen a una “supercomputadora” compuesta por una gran cantidad de chips de IA, HBM, redes de interconexión de alta velocidad y sistemas de refrigeración por enfriamiento por líquido.

Los grandes fabricantes nacionales también tienen innovación y despliegue en el ámbito de nodos súper. El 26 de marzo, en la conferencia anual del Foro de Zhongguancun, Inspur (Sugon) presentó el primer nodo súper del mundo en formato de caja inalámbrica con cables, scaleX40. Según se informó, los nodos súper tradicionales dependen de interconexiones por fibra óptica y cables de cobre, y comúnmente presentan puntos dolorosos como periodos de despliegue largos, complejidad de operación y mantenimiento, y muchos puntos de falla. scaleX40 utiliza una arquitectura de interconexión primaria por cables inalámbricos ortogonales, logrando que los nodos de cómputo se conecten directamente con los nodos de conmutación mediante acoplamiento, eliminando desde la raíz las pérdidas de rendimiento y los riesgos de operación y mantenimiento causados por los cables.

scaleX40 integra 40 GPUs por nodo, con potencia informática total superior a 28PFlops, memoria total visible de HBM superior a 5TB y ancho de banda total de acceso a memoria superior a 80TB/s. Esto forma unidades de cómputo de alta densidad, satisfaciendo las necesidades de entrenamiento e inferencia de grandes modelos con billones de parámetros.

Li Bin, vicepresidente senior de Inspur, dijo que el significado de scaleX40 no solo es la mejora del rendimiento, sino también la reconfiguración de la lógica de entrega de potencia informática, impulsando que la potencia informática pase de “construcción orientada a la ingeniería” a “suministro orientado a productos”, reduciendo significativamente el umbral de uso y el costo de implementación de la potencia informática de gama alta.

A nivel industrial, el 29 de marzo, se publicó oficialmente el 《Libro Blanco de la Tesis de Tecnología de Nodos Súper》 (en adelante, el “Libro Blanco”), completado conjuntamente por el Laboratorio de IA de Shanghái junto con empresas de toda la cadena industrial de IA como Qiyi Mole, Muxi y Jietiao Xingchen. El Libro Blanco tiene como objetivo, para la implementación a gran escala de nodos súper, resolver puntos dolorosos centrales como la dificultad de coordinación heterogénea, la baja eficiencia de planificación entre dominios y la complejidad del despliegue orientado a la ingeniería, ofreciendo orientación teórica desde la perspectiva de la práctica industrial.

Qiyi Mole considera que, en el futuro, el valor de los nodos súper se reflejará más en si pueden organizar los recursos de cómputo, almacenamiento, interconexión, planificación y tiempo de ejecución en una unidad de sistema unificada y coordinada, manteniendo en escalas mayores un alto ancho de banda, baja latencia, alta utilización y capacidades de expansión sostenibles. Los nodos súper ya no son solo “la combinación de más chips aceleradores”, sino una nueva unidad arquitectónica que determina si el sistema puede mantener una coordinación efectiva en condiciones de gran escala.

（Fuente del artículo: Securities Times）

Noticias masivas, interpretación precisa, todo en la aplicación Sina Finance