Los tres índices del PMI aumentan simultáneamente, y la demanda de nuevas energías continúa expandiéndose.

Reporter de Securities Times 王一鸣

La potencia de cómputo de IA se ha convertido en el punto de partida para reconfigurar la industria de los chips.

En los últimos años, debido al frenado de la Ley de Moore y a que el rendimiento de un solo chip ya no puede satisfacer la demanda explosiva de potencia de cómputo, la industria mundial ha desarrollado dos rutas para abrirse paso: el empaquetado avanzado y la integración de sistemas de supernodos. En este contexto, todos los eslabones de la cadena industrial de chips de origen nacional, como EDA (diseño electrónico asistido por computadora), empaquetado avanzado, equipos de semiconductores y tecnologías de interconexión de alta velocidad, están acelerando su distribución en el ámbito de la potencia de cómputo de IA.

Al hablar sobre la tendencia industrial en el país, Wang Xiaolong, director del departamento de empresas de Ciming Research, le dijo al reportero de Securities Times que, a medida que se profundiza la estrategia de semiconductores nacionales de control autónomo, aunque el proceso de fabricación está limitado hasta cierto punto, la cadena industrial nacional aún puede trazar una ruta de desarrollo de semiconductores con características chinas mediante “proceso de fabricación moderado + empaquetado avanzado + optimización de sistemas y ecosistema”. Esto podría reducir las desventajas estructurales y los riesgos sistémicos a los que China se enfrenta en la competencia de la próxima ronda de industrias de IA y computación avanzada.

La competencia de EDA se desplaza hacia la integración a nivel de sistema

Como el nivel más alto de la cadena de la industria de chips, los profesionales de EDA sienten profundamente la tendencia de que el diseño de chips se reconfigura con la potencia de cómputo de IA.

“De los multi-chiplets a los supernodos, la complejidad a nivel de sistema no tiene precedentes. En el ámbito del hardware de IA, el reto que enfrentan los clientes ya no es solo el diseño de un chip en particular, sino los riesgos sistémicos derivados de Chiplet avanzado, integración heterogénea, memoria de alto ancho de banda, interconexión ultrarrápida, redes eficientes de alimentación eléctrica y la arquitectura de centros de datos de IA. Esto incluye, por ejemplo, el recalentamiento y el pandeo del equipo completo por una consideración insuficiente de la refrigeración; defectos en el diseño de la red de alimentación eléctrica que provocan el fusible en el punto de conexión del empaquetado bajo alta carga; falta de una perspectiva de gestión de señales a nivel de sistema, que hace que un tape-out de varios cientos de millones de dólares no pueda encenderse después del ensamblaje, etc.”, afirmó recientemente Ling Feng, fundador y presidente de Chip Semiconductor.

Ling Feng señaló que para resolver los problemas anteriores, los proveedores de EDA necesitan establecer la idea de “integración y colaboración a nivel de sistema (STCO)”, para lograr un diseño coordinado en computación, red, suministro de energía, enfriamiento y arquitectura del sistema.

Los tres gigantes globales de EDA ya han validado la tendencia de la industria con grandes adquisiciones. En 2025, Synopsys adquirió por 35.000 millones de dólares a Ansys, la primera empresa de simulación EDA a nivel mundial, completando las capacidades de simulación de campos multiprofesionales y reforzando la capacidad de análisis de extremo a extremo desde el chip hasta el sistema.

Los fabricantes nacionales de chips de IA también están apostando activamente e invirtiendo a nivel de ecosistema. Sun Guoliang, vicepresidente senior y director de producto de Moore? (Múxi) Holdings, presentó recientemente en el foro SEMICON que Muxi construye una matriz completa de productos GPU basados en una arquitectura unificada de desarrollo propio, que cubre escenarios como entrenamiento de IA, inferencia, renderizado gráfico, inteligencia científica, etc. Además, el stack de software desarrollado por ellos es totalmente compatible con el ecosistema mainstream y también impulsan activamente la construcción del ecosistema de código abierto.

En opinión de Wang Xiaolong, un buen ecosistema de software es crucial para mejorar la eficiencia de utilización del hardware, lo que acelerará el proceso de los chips de IA de origen nacional de “ser reemplazables y usables” a “ser propios y realmente usables”. Por ejemplo, detrás del auge de modelos grandes de IA como DeepSeek y Qianwen, hay una gran mejora en la eficiencia de utilización de los chips de IA de origen nacional.

La unión híbrida mejora la tecnología central de potencia de cómputo

A nivel de hardware, en la era de gran potencia de cómputo de IA, cuando un solo chip se enfrenta a tres cuellos de botella: consumo de energía, área y tasa de rendimiento, el empaquetado avanzado se convierte en el nuevo portador de la “Ley de Moore”. Por ejemplo, en el caso de CoWoS de TSMC, cada generación integra más GPU, más grande HBM (memoria de alto ancho de banda) y una interconexión más potente. Actualmente, gigantes de chips de IA como NVIDIA y AMD ya han logrado aumentos de potencia de cómputo en diferentes rangos de chips mediante tecnologías de empaquetado avanzado.

En el foro SEMICON de este año, Guo Xiaochao, director de mercado de negocios de foundry en Wuhan Xinxing Integrated Circuit Co., Ltd., habló sobre la tendencia más reciente de la industria. Señaló que el mercado de empaquetado avanzado, especialmente en el ámbito 2.5D/3D, se está expandiendo rápidamente; las soluciones principales del sector han evolucionado desde CoWoS-S hacia CoWoS-L, SoW y 3.5D XDSiP. El tamaño de integración sigue aumentando, y la unión híbrida es la clave para lograr interconexiones de alta densidad y también la tecnología central para mejorar la potencia de cómputo; para ello no solo se requiere un avance en el proceso, sino también la cooperación conjunta de metodologías de diseño, materiales y equipos.

En el ámbito de equipos nacionales, North? (Beifang Huachuang) (002371) publicó recientemente equipos de unión híbrida (D2W) para obleas de 12 pulgadas. Según se informa, este equipo se centra en los requisitos extremos para la interconexión de chips en todo el campo de 3D integration, como SoC, HBM y Chiplet, superando desafíos de proceso clave como la recogida sin daños de chips ultrafinos a escala de micras, el alineamiento de precisión ultrahigh a escala de nanómetros y uniones estables de alta calidad sin vacíos. Logra un mejor equilibrio entre la precisión de alineación a nivel de nanómetros y la capacidad de producción de uniones de alta velocidad para chips, convirtiéndose en la empresa que completa primero en el país la validación del proceso del cliente del equipo de unión híbrida D2W.

Turing? Technology también presentó en el foro SEMICON una serie de 3D IC, que incluye múltiples productos nuevos como unión por fusión y desprendimiento por láser, con un enfoque especial en aplicaciones relacionadas con integración heterogénea de Chiplet, apilamiento tridimensional y HBM.

En los últimos años, los equipos de unión híbrida se han convertido en el segmento de mayor crecimiento dentro del equipamiento de semiconductores. Yole, una empresa de consultoría de mercado, predice que para 2030 su tamaño de mercado global superará los 1.700 millones de dólares, y que la tasa de crecimiento anual compuesta del equipo de unión híbrida D2W se espera que llegue incluso al 21%.

Sin embargo, responsables relacionados con fabricantes grandes de equipos de semiconductores también señalaron que, aunque el mercado de equipos de unión híbrida crece con rapidez, también enfrenta desafíos como la precisión de alineación, entornos limpios, capacidad de tolerar el alabeo y la inclusión. Además, para distintos escenarios de aplicación de la unión híbrida, existe diferencia en la selección de materiales de interfaz. Las combinaciones de materiales dieléctricos como SiCN (material en estado amorfo) con cobre tienen ventajas y desventajas propias; la morfología de la superficie, el control de partículas y el alabeo de la oblea afectan directamente la tasa de rendimiento de la unión. La integración tridimensional depende de la cooperación integral de toda la industria.

Se publica el Libro Blanco del sistema técnico de supernodos

Otra ruta para ampliar la potencia de cómputo de IA es la integración de sistemas de supernodos: mediante tecnologías de interconexión de alta velocidad, las unidades de cómputo se expanden desde supernodos a nivel de nodo y a nivel de gabinete (cientos de chips de IA) hasta supernodos a nivel de clúster (decenas de millones de chips de IA). La combinación de supernodos y empaquetado avanzado da origen a una “supercomputadora” compuesta por una gran cantidad de chips de IA, HBM, redes de interconexión de alta velocidad y sistemas de refrigeración por enfriamiento líquido.

Las empresas nacionales líderes también tienen innovaciones y despliegues en el ámbito de supernodos. El 26 de marzo, Inspur? (Zhongke Shuguang) (603019) presentó en la reunión anual del foro en Zhongguancun (000931) el primer supernodo del mundo scaleX40 con arquitectura inalámbrica tipo caja de cable. Según se indica, los supernodos tradicionales dependen de interconexión de fibra óptica y cables de cobre, y generalmente tienen problemas como ciclos de despliegue largos, complejidad de operación y mantenimiento y muchos puntos de falla. scaleX40 adopta una arquitectura de interconexión inalámbrica ortogonal a nivel 1, lo que permite que los nodos de cómputo y los nodos de conmutación se conecten directamente por inserción, eliminando desde la raíz las pérdidas de rendimiento y los riesgos de operación y mantenimiento causados por los cables.

scaleX40 integra 40 GPU en un solo nodo; la potencia de cómputo total supera 28 PFlops; la memoria total HBM es superior a 5 TB; el ancho de banda total de acceso a memoria es superior a 80 TB/s; se forma así una unidad de alta densidad de potencia de cómputo, capaz de satisfacer las necesidades de entrenamiento e inferencia de modelos grandes con billones de parámetros.

El vicepresidente senior de Inspur? (Zhongke Shuguang), Li Bin, dijo que el significado de scaleX40 no se limita a mejorar el rendimiento; su mayor valor reside en reconfigurar la lógica de entrega de potencia de cómputo, impulsando que la potencia de cómputo pase de “construcción de ingeniería” a “suministro productizado”, reduciendo de manera significativa las barreras de uso de la potencia de cómputo de alto nivel y el costo de implementación.

A nivel industrial, el 29 de marzo, el “Libro Blanco del Sistema Técnico de Supernodos” (“Libro Blanco” a continuación), completado conjuntamente por Shanghai Artificial Intelligence Laboratory junto con empresas de toda la cadena de la industria de IA como Qiyimor? (Qiyi Mol?er), Muxi y Jietiao Xingchen, se publicó oficialmente. El libro blanco tiene como objetivo, para el despliegue a gran escala de supernodos, abordar problemas clave como la dificultad de colaboración heterogénea, la baja eficiencia de programación entre dominios y la complejidad del despliegue de ingeniería, y proporcionar orientación teórica desde la práctica industrial.

Qiyi? (Qiyimor?) considera que, en el futuro, el valor de los supernodos se reflejará más en si es posible organizar recursos de cómputo, almacenamiento, interconexión, programación y tiempo de ejecución en una unidad de sistema unificada y coordinada, manteniendo a la vez capacidades como alto ancho de banda, baja latencia, alta utilización y expansión sostenible a escalas mayores. Los supernodos ya no son solo “una combinación de más chips aceleradores”, sino una nueva unidad de arquitectura que determina si el sistema puede mantener una colaboración efectiva en condiciones a gran escala.

(Director de edición: 董萍萍 ）

     【Aviso legal】Este artículo solo representa las opiniones personales del autor y no tiene relación con Hexun. El sitio de Hexun mantiene una postura neutral sobre las declaraciones y juicios de opinión expuestos en el texto, y no ofrece ninguna garantía explícita o implícita sobre la exactitud, confiabilidad o integridad de los contenidos incluidos. Se solicita a los lectores que lo tomen solo como referencia y que asuman toda la responsabilidad por su cuenta. Correo electrónico：news_center@staff.hexun.com

Reportar