Era de gran poder de cálculo de IA: múltiples rivales compiten por el liderazgo, la industria de chips nacional avanza en múltiples frentes acelerando avances

El periodista de Securities Times, Wang Yiming

La computación de IA se convierte en el punto de partida para reconfigurar la industria de los chips.

En los últimos años, debido al enfriamiento de la Ley de Moore y a que el rendimiento de un solo chip ya no puede satisfacer la demanda explosiva de computación, la industria global ha evolucionado dos rutas para abrirse paso: el empaquetado avanzado y la integración de sistemas de nodos ultra (supernodos). En este contexto, diversos eslabones de la cadena industrial de chips de origen nacional, como EDA (automatización del diseño electrónico), empaquetado avanzado, equipos de semiconductores y tecnologías de interconexión de alta velocidad, están acelerando su distribución en el ámbito de la computación de IA.

Al hablar sobre las tendencias de la industria nacional, Wang Xiaolong, director del departamento de empresas de Caimou Research, dijo al periodista de Securities Times que, a medida que la estrategia de semiconductores de China de control autónomo y “dominio propio” se profundiza, aunque el proceso de fabricación está limitado en cierta medida, la cadena industrial doméstica aún puede seguir una ruta de desarrollo de semiconductores con características chinas mediante “procesos de fabricación adecuados + empaquetado avanzado + optimización de sistemas y ecosistema”. Esto podría reducir las desventajas estructurales y los riesgos sistémicos a los que se enfrenta China en la competencia de la nueva ronda de la industria de IA y computación avanzada.

La competencia en EDA se desplaza hacia la integración a nivel de sistema

Como la parte más alta de la cadena de la industria de chips, quienes trabajan en EDA sienten profundamente la tendencia de reconfigurar el diseño de chips para la computación de IA.

“De múltiples chiplets a supernodos, la complejidad a nivel de sistema no tiene precedentes. En el ámbito del hardware de IA, el reto al que se enfrentan los clientes ya no es el desafío de diseño de un solo chip, sino los riesgos sistémicos derivados del empaquetado avanzado Chiplet, la integración heterogénea, el almacenamiento de gran ancho de banda, la interconexión ultra rápida, la red de alimentación eléctrica eficiente y la arquitectura de los centros de datos de IA. Esto incluye, entre otras cosas, el sobrecalentamiento y la deformación del sistema completo por una consideración insuficiente de la refrigeración; defectos en el diseño de la red de alimentación que provocan el fusible en el punto de conexión del empaquetado bajo alta carga; la falta de una perspectiva de gestión de señales a nivel de sistema que hace que un “tape-out” de varios decenas de millones de dólares no pueda encenderse tras el ensamblaje, etc.”, afirmó Lin Feng, fundador y presidente de Chip & Semiconductor, en una conferencia de lanzamiento recientemente celebrada.

Lin Feng señaló que para resolver los problemas anteriores, los proveedores de EDA deben establecer la filosofía de “integración y coordinación a nivel de sistema (STCO)”, logrando un diseño coordinado en computación, red, alimentación, refrigeración y arquitectura del sistema.

Los tres gigantes globales de EDA ya han validado la tendencia de la industria con adquisiciones millonarias. En 2025, Synopsys (Newes) compró por 35.000 millones de dólares la mayor empresa global de EDA de simulación, Ansys, completando capacidades de simulación de multiphysical field y fortaleciendo la capacidad de análisis de principio a fin, de chip a sistema.

Los fabricantes nacionales de chips de IA también están apostando e invirtiendo activamente a nivel de ecosistema. Sun Guoliang, vicepresidente senior y director de productos en PrimeXai, explicó recientemente en el foro SEMICON que PrimeXai construye una matriz completa de productos GPU basada en una arquitectura unificada desarrollada por ellos mismos, que cubre escenarios como entrenamiento de IA, inferencia, renderizado gráfico e inteligencia científica, entre otros. Además, con un stack de software propio totalmente compatible con el ecosistema mainstream, también está impulsando activamente la construcción de un ecosistema de código abierto.

En opinión de Wang Xiaolong, un buen ecosistema de software es crucial para mejorar la eficiencia de uso del hardware, lo que acelerará el avance de los chips de IA de origen nacional de “reemplazables y utilizables” a “propios y realmente fáciles de usar”. Por ejemplo, detrás del despegue de modelos grandes nacionales como DeepSeek y Qianwen, se encuentra una mejora significativa en eficiencia de uso de los chips de IA de origen nacional.

La unión híbrida mejora la tecnología central para aumentar la computación

En el plano del hardware, en la era de gran capacidad de computación de IA, cuando un solo chip enfrenta tres cuellos de botella —consumo de energía, área y tasa de rendimiento—, el empaquetado avanzado se ha convertido en el nuevo “portador” de la Ley de Moore. Tomando como ejemplo CoWoS de TSMC, cada generación integra más GPU, mayor HBM (memoria de alto ancho de banda) y una interconexión más potente. En la actualidad, gigantes de chips de IA, incluidos NVIDIA y AMD, ya han logrado aumentos de nivel de la capacidad de cómputo de chips de IA mediante tecnologías de empaquetado avanzado.

En el foro SEMICON de este año, Guo Xiaochao, director de mercado de la unidad de servicios de foundry de Wuhan Xinxi Integrated Circuit Co., Ltd., habló sobre la tendencia más reciente de la industria. Señaló que el mercado de empaquetado avanzado, especialmente en el ámbito 2.5D/3D, se está expandiendo rápidamente. Las soluciones predominantes de la industria han evolucionado de CoWoS-S a CoWoS-L, SoW y 3.5D XDSiP. El tamaño de integración sigue aumentando, y la unión híbrida es la clave para lograr interconexiones de alta densidad, además de ser la tecnología central para mejorar la capacidad de computación. Para ello no solo se requiere un avance en el proceso, sino también una cooperación conjunta en metodología de diseño, materiales y equipos.

En el segmento de equipos de origen nacional, North Huachuang anunció recientemente un equipo de unión híbrida de oblea a oblea de 12 pulgadas (D2W). Según se informa, este equipo se centra en los requisitos máximos de interconexión de chips en todo el ámbito de aplicaciones de 3D integrados como SoC, HBM y Chiplet, superando desafíos críticos de proceso como el levantamiento sin daños de chips ultrafinos a nivel de micras, la alineación de ultra alta precisión a nivel de nanómetros y el ensamblaje de alta calidad y uniones estables sin vacíos. Con ello, logra un mejor equilibrio entre la precisión de alineación a nivel nanométrico del chip y la capacidad de producción de uniones de alta velocidad, convirtiéndose en el fabricante nacional que primero completó la validación del proceso de cliente del equipo de unión híbrida D2W.

Tuoping Technology también presentó en el foro SEMICON una serie de IC 3D, que abarca varios productos nuevos como unión por fusión y desprendimiento con láser, con un enfoque especial en aplicaciones relacionadas con integración heterogénea de Chiplet, apilamiento tridimensional y HBM.

En los últimos años, los equipos de unión híbrida se han convertido en el subsegmento de más rápido crecimiento dentro del equipamiento de semiconductores. Yole, una firma de consultoría de mercado, predijo que para 2030 su tamaño de mercado global superará los 1.700 millones de dólares, y que la tasa compuesta de crecimiento anual del equipo de unión híbrida D2W se estima en hasta 21%.

Sin embargo, también se señaló por parte de responsables relacionados con fabricantes de equipos de gran escala que, aunque el mercado de equipos de unión híbrida crece rápidamente, también enfrenta desafíos como precisión de alineación, entornos limpios, capacidad de tolerar deformaciones y contención, etc. Además, existen diferencias en la elección de materiales de interfaz para distintas aplicaciones de unión híbrida. La combinación de materiales dieléctricos como SiCN (material amorfo) con cobre tiene sus propias ventajas y desventajas; la morfología superficial, el control de partículas y la deformación de la oblea afectan directamente el rendimiento de unión. La integración tridimensional depende de la cooperación de toda la industria.

Se publica el Libro Blanco del sistema técnico de supernodos

Otra ruta para ampliar la capacidad de cómputo de IA es la integración de sistemas de supernodos: mediante tecnologías de interconexión de alta velocidad, las unidades de cómputo se amplían desde supernodos de un solo nodo y de nivel de rack (cientos de chips de IA) hasta supernodos a nivel de clúster (decenas de millones de chips de IA). La combinación de supernodos y empaquetado avanzado da origen a un “supercomputador” compuesto por una gran cantidad de chips de IA, HBM, redes de interconexión de alta velocidad y sistemas de enfriamiento por refrigeración líquida.

Los grandes fabricantes nacionales también tienen innovaciones y despliegues en el ámbito de supernodos. El 26 de marzo, en la conferencia anual del Foro Zhongguancun, Inspur se presentó con el primer supernodo inalámbrico de caja con cables del mundo, scaleX40. Según se explicó, los supernodos tradicionales dependen de interconexiones de fibra óptica y cables de cobre, y suelen presentar problemas como ciclos de despliegue largos, complejidad de operación y mantenimiento y múltiples puntos de fallo. scaleX40 adopta una arquitectura de interconexión primaria inalámbrica ortogonal, permitiendo que los nodos de cómputo se inserten directamente con los nodos de conmutación, eliminando desde la raíz las pérdidas de rendimiento y los riesgos de operación y mantenimiento provocados por los cables.

scaleX40 integra 40 GPU por nodo, con potencia total de cómputo superior a 28 PFlops. La memoria total HBM supera 5TB, el ancho de banda total de acceso a memoria supera 80TB/s, formando unidades de computación de alta densidad que satisfacen las necesidades de entrenamiento e inferencia de grandes modelos con billones de parámetros.

Li Bin, vicepresidente senior de Inspur, dijo que el significado de scaleX40 no se limita a la mejora del rendimiento, sino que consiste en reconfigurar la lógica de entrega del cómputo, impulsando que la capacidad de cómputo pase de “construcción de ingeniería” a “suministro orientado a producto”, reduciendo de forma significativa el umbral de uso de la computación de alto nivel y los costos de despliegue.

A nivel industrial, el 29 de marzo, el “Libro Blanco del Sistema Técnico de Supernodos” (en adelante, el “Libro Blanco”), completado conjuntamente por Shanghai Artificial Intelligence Laboratory junto con empresas de toda la cadena de valor de IA como Qiyimomoer, PrimeXai y JietiaoXingchen, se publicó oficialmente. Este Libro Blanco tiene como objetivo, para el despliegue a escala de los supernodos, resolver problemas centrales como la coordinación difícil de entornos heterogéneos, la baja eficiencia de la planificación de tareas entre dominios y la complejidad del despliegue de tipo ingeniería, proporcionando orientación teórica desde la perspectiva de la práctica industrial.

Qiyimomoer considera que, en el futuro, el valor de los supernodos se reflejará más en si es posible organizar en una unidad de sistema unificada y coordinada los recursos de computación, almacenamiento, interconexión, planificación y ejecución, manteniendo a mayor escala capacidades como alto ancho de banda, baja latencia, alta utilización y expansión sostenible. Los supernodos ya no son solo “una combinación de más chips aceleradores”, sino una nueva unidad arquitectónica que determina si el sistema puede mantener una coordinación efectiva en condiciones de gran escala.