Потужність CoWoS TSMC заповнена, як нова технологія упаковки CoPoS підвищує виробництво AI-чіпів, у чому різниця?

CoWoS передове пакування TSMC вже є найвужчим вузьким місцем у ланцюжку постачання ШІ: термін виконання від 52 до 78 тижнів, завантаження потужностей наближається до 98%, усі замовлення великих компаній застрягли. Рішенням може бути використання нової технології пакування CoPoS.

(Попередній контекст: Oracle рідко зізнається, що дата-центр «може не окупитися», акції Oracle впали на 40% у червні)
(Додаткове тло: Японія оголосила про інвестиції в 1 трильйон єн: до 2040 року розгорнути 10 мільйонів ШІ-роботів у 18 галузях, щоб вирішити проблему нестачі робочої сили)

Зміст статті

Toggle

• CoWoS досяг піку
• Прорив квадратної форми
• Майбутній потенціал та змінні

Технологія передового пакування CoWoS від TSMC, яка займає понад 60% ринку, застрягла через фізичну проблему форми, яку неможливо оминути. Площа фотошаблону для нового Rubin GPU від NVIDIA досягає 5,5 разів від поточного стандарту, на одній 12-дюймовій круглій пластині можна вирізати максимум сім груп, а з урахуванням фактичного виходу часто залишається лише чотири.

Відповідь TSMC — не робити круглу пластину більшою, а перейти на квадратну. Цей перехід може стати перегонами, які визначать швидкість постачання обчислювальної потужності ШІ на наступні п'ять років.

CoWoS досяг піку

CoWoS (Chip on Wafer on Substrate) — найприбутковіша технологія передового пакування TSMC на сьогодні. Простіше кажучи, обчислювальні та пам'ятні чипи склеюються на круглому проміжному шарі, а потім пакується в цілісний ШІ-чіп.

Проміжний шар діє як високоточна плата-перехідник, відповідаючи за швидкий зв'язок між чипами. Матеріал — кремній, розмір фотошаблону фізично обмежений, важко збільшити.

Проблема в тому, що пластина кругла, а фотошаблон (максимальна площа, яку можна обробити за один експонування) стає все більшим. По краях круглої пластини залишається багато простору, який не можна використати для повних чипів. Чим більший чип, тим вищий відсоток втрат. Якщо нове покоління GPU продовжить використовувати поточну архітектуру, кількість придатних чипів з однієї круглої пластини скоротиться до одиниць.

Високоспоживчі ШІ-чипи під час тривалої роботи генерують багато тепла. Коефіцієнти теплового розширення чипа, проміжного шару та підкладки різні, після охолодження вони скорочуються нерівномірно, що призводить до викривлення (warpage) і безпосередньо знижує вихід пакування.

Усі ці обмеження разом роблять CoWoS найвужчим вузьким місцем у ланцюжку постачання ШІ: термін виконання досягає 52–78 тижнів, що втричі більше, ніж 12–18 тижнів для логічних пластин; завантаження потужностей тривалий час тримається на рівні 95–98%, а розрив між попитом та пропозицією становить близько 20%.

Замовлення NVIDIA, Google та Amazon повністю заповнені, навіть якщо до кінця 2026 року щомісячне виробництво CoWoS збільшиться до 140 000 пластин, воно все одно не встигатиме за попитом.

Прорив квадратної форми

Рішення TSMC — CoPoS (Chip on Panel on Substrate), простіше кажучи, заміна круглої пластини як носія проміжного шару на прямокутну панель. На короткий термін зосередяться на підкладках розміром 310×310 мм.

Ключ — ефективність використання площі. З тієї ж самої площі матеріалу, якщо з круглої пластини можна запакувати лише чотири флагманські ШІ-чипи, то після переходу на квадратну панель, за консервативними оцінками, можна отримати 9–16 груп. З тієї ж площі панелі кількість груп збільшується вдвічі-вчетверо, що фактично означає «невидиме подвоєння» потужності пакування без додаткового обладнання.

Але це не просто нарізка круга на квадрат. Чотири кути квадратної панелі схильні до концентрації напруги під час обробки, плюс нерівномірне теплове розширення, що може призвести до деформації підкладки та зниження виходу замість підвищення. TSMC робить ставку на те, що довгострокова вигода переважить короткострокові витрати на налагодження процесу.

Майбутній потенціал та змінні

Довгострокова мета CoPoS — замінити кремнієвий проміжний шар на скляну підкладку.

Скло є ключовим поворотом, оскільки воно поєднує те, чого не може зробити кремній: воно більш рівне, має більшу площу, безпосередньо обходить фізичну стелю розміру фотошаблону кремнієвої пластини, має нижчі втрати сигналу, дозволяє складати більше шарів пам'яті та вміщувати більші обчислювальні чипи. Дорожня карта TSMC показує, що до 2029 року кратність фотошаблону досягне 14 разів, обчислювальна потужність зросте в 48 разів, а один пакет зможе вмістити 24 HBM5E.

Але переваги та ризики скла — дві сторони однієї медалі. Воно тверде, крихке, боїться теплових ударів, при обробці великої площі тріщина може призвести до повного браку, ризик виходу значно вищий, ніж у зрілих кремнієвих процесів. Чи зможе воно стабільно вироблятися — це майже визначальний фактор успіху CoPoS.

За графіком, у 2025 році TSMC вже створила дослідницько-виробничу лінію на дочірньому підприємстві VisEra; 2026 рік — ключовий для валідації матеріалів та обладнання, валідація може бути завершена в червні; у 2027 році почнеться пробне виробництво, а масштабне виробництво — з другої половини 2028 до 2029 року. Це означає, що до реальних великих поставок CoPoS залишилося щонайменше три роки.