SemiAnalysis розбирає Huawei Kirin 9030: технологія виробництва застрягла, згортайте чипи

Написано статтю: Дослідження тенденцій

У галузі зворотного інжинірингу напівпровідників TechInsights домінує десятиліттями. Минулого вікенду SemiAnalysis від Dylan Patel офіційно опублікувала перший відкритий звіт про розбір, що належить лабораторії STEEL (Teardown Engineering & Evaluation Lab), безпосередньо присвячений одному з найпопулярніших чіпів у світі — Huawei Mate 80 Pro, оснащеному Kirin 9030 Pro, виготовленому за передовим процесом N+3 від SMIC.

Часовий момент викликає цікаві роздуми. TechInsights продається приватним інвесторам, тоді як доходи SemiAnalysis вже перевищили цей старий гігант. Dylan обрав цей момент для відкриття, використовуючи надзвичайно високотехнологічний звіт про розбір у поєднанні з фотографіями чипа з лабораторії в Орегоні.

Звіт має назву, що є справжньою бомбою: мінімальний міжметалевий проміжок (M0 pitch) у SMIC N+3 становить лише 32,5 нм, що менше, ніж 36 нм у процесі 18A, який використовує найновіший процесор Panther Lake від Intel.

SMIC без EUV-літографії зменшив міжметалевий проміжок до рівня, що перевищує Intel?

Якщо подивитися лише на назву, ця новина може викликати справжній вибух у всій галузі напівпровідників, але SemiAnalysis у другому абзаці вже заспокоює: це "вибраний показник" — цілеспрямовано підбір метрики.

У цій статті ми розберемо цей звіт про розбір,

Щільність досягнута, ціна висока

Процес N+3 від SMIC у плані щільності транзисторів дійсно зрівнявся з процесом N6 від TSMC.

Лабораторія STEEL за допомогою ТЕМ (трансмісійної електронної мікроскопії) провела аналіз перерізу і визначила щільність Bohr для N+3 у 113,4 MTr/mm², що трохи вище за 107,7 MTr/mm² у TSMC N6. Висота елемента зменшилася з 252 нм у N+2 до 228 нм, а відстань між затворами (CGP) зменшилася з 63 нм до 57 нм. Ці цифри разом означають, що SMIC без EUV, використовуючи лише DUV-літографію, досягла логічної щільності рівня зрілого 7 нм процесу TSMC.

Яка ціна цього?

SMIC використовує для шару M0 технологію самовирівнюваного квадрупатонного шаблонування (SAQP), тобто шаблон на фотошаблоні обробляється чотири рази для отримання більш тонких ліній. TSMC N6 у цьому ж шарі використовує лише дворазове шаблонування (SADP). Чотириразове означає більше фотошаблонів, вищу точність накладання, складніший процес і вищу вартість.

SemiAnalysis у перерізних знімках прямо показує ціну SAQP: борозни M0 у N+3 мають явний зворотній трапецієподібний профіль (знизу вже, ніж зверху), а на дні борозен видно чітке збагачення захисного шару. Хоча така форма сприяє заповненню міддю, при міжметалевому проміжку 32,5 нм контроль процесу стає надзвичайно складним.

Щоб пояснити простим мовою трейдера: SMIC друкує купюри такого ж номіналу, але кожна коштує у кілька разів дорожче, ніж у TSMC, і ризик браку вищий. Щільність однакова, економіка зовсім інша.

Kirin 9030: у обмежених умовах максимально використати кожен дюйм кремнію

Інша історія — дизайн чипів Huawei Hisilicon.

З точки зору площі, Kirin 9030 майже не відрізняється від попередника 9020 (близько 140 мм²), але всередині він наповнений новими компонентами: CPU з одного великого ядра + 3 середні, тепер 1 велике + 4 середні; GPU з 4 обчислювальних блоків зросла до 6; NPU отримав ще один Tiny-ядро, а кеші були розширені по всій лінійці. Підвищення щільності N+3 дозволило Huawei вмістити у той самий розмір чипа більше логічних блоків.

Що стосується продуктивності, STEEL посилається на відкриті бенчмарки: GPU Kirin 9030 (Maleoon 935) приблизно відповідає флагманським рівням 2022 року, показник 3DMark WLE зріс на 70% порівняно з попередником, перевищує Snapdragon 8+ Gen 1, але у порівнянні з сучасним Snapdragon 8 Elite Gen 5 різниця у 2,4–2,6 рази.

Що стосується CPU, то ситуація ще яскравіше показує проблему. Високопродуктивне ядро TaiShan Prime має приблизно рівень IPC (інструкцій на такт) Cortex-X2 від Arm, що є дизайном 2021 року. Ядро Apple M1 Firestorm 2020 року має на 35% вищий IPC, а новий ядро Apple M5 P — на 60% вище, що дає у результаті у 2,7 рази більшу абсолютну продуктивність.

Причина різниці — не у дизайні, а у технології виробництва. Apple і Qualcomm використовують TSMC N4 і N3P, які мають суттєві переваги у вольтажно-частотній характеристиці: при однаковій площі можна розмістити більше транзисторів, при однаковому споживанні — працювати на вищих частотах. Huawei ж має дизайн ядер, що відповідає рівню провідних компаній минулого покоління, але застряг у технологіях двох поколінь тому.

Коли технологія перестає рухатися вперед, Huawei готується до "згортання"

Найбільш перспективна частина звіту — це презентація Huawei на конференції ISCAS 2026 року закону масштабування τ і дорожньої карти LogicFolding.

Традиційне масштабування напівпровідників відбувається у двовимірній площині: зменшення розмірів транзисторів і тоншення металевих ліній. Закон Мура працював десятиліттями саме так. Тепер Huawei пропонує τ-скейлінг, що переносить ціль з простору у час: зменшення часу переміщення і обробки даних, включаючи затримки перемикання транзисторів, поширення сигналів і затримки обчислень і пам’яті.

LogicFolding — це інженерна реалізація цієї ідеї. Простими словами, логічний модуль розділяється на верхній і нижній рівні, які розташовуються один над одним і з’єднуються за допомогою ультратонких шарів з'єднань. Це дозволяє скоротити довжину найвіддаленішого сигнального шляху. У сучасних чипах значна частина енергії і затримок витрачається на драйв довгих ліній і буфери. Вертикальне згортання логіки дозволяє зменшити довжину ключових шляхів, підвищити тактову частоту і знизити споживання.

Huawei пропонує амбітний план: частота великих ядер Kirin 9030 становитиме 2,75 ГГц, у лабораторії вже протестували зразки з 3,39 ГГц, а до 2031 року планують досягти 5 ГГц. Також планується за допомогою 3D-стекування підвищити щільність до 295 MTr/mm², що відповідає рівню TSMC 14A.

SemiAnalysis ставить під сумнів цю ідею. Вони зазначають, що спосіб підрахунку щільності Huawei відрізняється від традиційних: у 3D-стекуванні щільність рахується за площею пакету, тобто за сумою об’ємів багатошарових логічних блоків. За такою методикою, наприклад, AMD MI450X (N2 верхній шар + N3P нижній) може мати теоретичну щільність до 460,2 MTr/mm², що значно перевищує ціль Huawei на 2031 рік.

Проте сама ідея важлива. Huawei намагається, у першу чергу, у рамках обмежень технології, перекласти частину роботи з виробництва на системний дизайн. AMD використовує 3D-стекування у кешах V-Cache і в інтерфейсах MI350X, але Huawei прагне ще більшого — розділити логічний блок і розмістити його вертикально, що є суттєвим викликом інженерії.

Експортний контроль змінює вимірювання конкуренції

SemiAnalysis підсумовує прямо: експортний контроль не зупинив прогрес китайських чіпів, але змінив його шлях і ціну.

SMIC N+3 доводить, що без EUV можна досягти рівня N6 у логічній щільності. Але цей шлях коштує дорожче, технологія складніша, і рівень браку вищий. З кожним кроком складність зростає: більше фотошаблонів, жорсткіше точність накладання, дорожча багатошарова шаблонізація. Теоретично, N+4 може досягти 137,8 MTr/mm² (порівняння з TSMC N5), а N+5 з задньою підкладкою — майже 18A від Intel. Але кожен крок ускладнюється, стає дорожчим і менш терпимим до помилок.

Водночас SMIC переводить свої процеси N+2 і N+3 у виробництво у Huahong, а компанії, як Alibaba Pingtouge і Cambrian, можуть отримати вигоду. Знання про виробництво напівпровідників поширюється від окремих фабрик до екосистеми, що зменшує ефективність санкцій проти окремих компаній.

На рівні дизайну Huawei і Пекінський університет вже розробляють вітчизняні прототипи EDA-інструментів для LogicFolding. Це не заміна повного комплексу Synopsys і Cadence, але розвиток вітчизняної EDA у напрямку "спільної оптимізації архітектури, технології і пакування".

Цікава деталь: у розборі SemiAnalysis виявила, що DRAM Kirin 9030 Pro виробляється Samsung (K4L2E165YD, LPDDR5X-9600, 1a технологія), а 16 ГБ версія Pro Max має одночасно пакування Samsung і ChangXin Memory (CXMT). Дата пакування CXMT — 45-й тиждень 2025 року, з щільністю, що відповідає рівню 1z. Це означає, що китайські пам’яті вже починають входити у ланцюжок поставок Huawei, хоча технологія ще відстає на один-два покоління від Samsung і SK Hynix.

Для інвесторів важливий сигнал — чи зможе шлях 3D-стекування Huawei у рамках обмежень коштів зробити китайські чіпи достатньо конкурентоспроможними для смартфонів, AI, мережевих пристроїв тощо.

Якщо ця стратегія виявиться успішною, цінність такої ланцюжка постачань знову переоцінять.