Google lança detalhes da arquitetura de rede do oitavo TPU 8t de nível rack

robot
Geração do resumo em andamento
AIMPACT mensagem, 16 de maio (UTC+8), o Google revelou detalhes da arquitetura de conexão em rack do oitavo geração de TPU (TPU 8t) à rede Virgo.
A rede utiliza switches de alta cardinalidade e uma topologia plana de duas camadas sem bloqueios, aumentando a largura de banda da rede do data center em 4 vezes em relação à geração anterior, podendo conectar mais de 134.000 chips TPU 8t em uma única estrutura, oferecendo 47 Pb/s de largura de banda bidirecional sem bloqueios e desempenho quase linear de mais de 1,7K ExaFlops.
O TPU 8t em si utiliza uma topologia de anel 3D, um único módulo super pode escalar até 9600 chips, e suporta expansão para mais de 1 milhão de chips via JAX e Pathways.
Tecnologias-chave incluem aceleradores SparseCore, sobreposição e escalonamento equilibrado de VPU/MXU, suporte nativo a FP4, e integração do CPU Axion baseado em Arm para eliminar gargalos do host.
Esse design é voltado para a evolução de modelos de IA, de grandes modelos de linguagem densos para modelos de especialistas híbridos em grande escala e arquiteturas intensivas em inferência.
(Fonte: InFoQ)
GOOGLX0,66%
Ver original
Esta página pode conter conteúdo de terceiros, que é fornecido apenas para fins informativos (não para representações/garantias) e não deve ser considerada como um endosso de suas opiniões pela Gate nem como aconselhamento financeiro ou profissional. Consulte a Isenção de responsabilidade para obter detalhes.
  • Recompensa
  • 10
  • 2
  • Compartilhar
Comentário
Adicionar um comentário
Adicionar um comentário
Semi-MeltedIceCream
· 22m atrás
O custo de um switch de alta cardinalidade não é baixo, né? Quanto tempo os provedores de nuvem levam para recuperar o investimento com esse preço?
Ver originalResponder0
HypeVaccinated
· 4h atrás
O centro de supercomputação acabou de ser construído e já foi superado pelo Google Cloud, quem consegue acompanhar essa velocidade de iteração?
Ver originalResponder0
LeverageWhisperer
· 5h atrás
SparseCore e suporte nativo ao FP4 têm algumas vantagens, mas o custo de inferência também foi reduzido.
Ver originalResponder0
GateUser-6da8ed4c
· 5h atrás
Integra o CPU Arm Axion, assim não é mais necessário conectar uma máquina externa, o design é bastante inteligente.
Ver originalResponder0
Stop-LossLineForTheEveningGlow
· 5h atrás
JAX/Pathways expandindo diretamente para milhões, o Google está forçando outros frameworks a não conseguirem acompanhar
Ver originalResponder0
GateUser-7919e6b9
· 5h atrás
13.4万芯片单结构,这故障域怎么切?好奇运维怎么搞
Responder0
PaperSculptureOctopus
· 5h atrás
Espera, 8t é a oitava geração? Eu ainda não toquei no TPU v5 quentinho.
Ver originalResponder0
GateUser-9d67589f
· 5h atrás
Topologia de toro 3D + duas camadas sem bloqueio, a rede realmente foi trabalhada com bastante esforço
Ver originalResponder0
SpiralSeaSalt
· 5h atrás
Um milhão de clusters de chips... Isso vai treinar uma Skynet?
Ver originalResponder0
Post-RainCandlestick
· 5h atrás
O Google desta vez levou o TPU ao extremo, 47 Pb/s, que conceito é esse, minha internet de banda larga ficaria chorando e desmaiando no banheiro
Ver originalResponder0
Ver projetos