$AMDのEPYC Venice CPUは量産に入り、TSMCの2nmプロセスでの最初のHPC CPU製品となった


重要なポイント:
→ VeniceはAMDの第6世代EPYC CPUで、Zen 6に基づいている
→ 前世代より70%以上の性能と効率の向上が期待される
→ スレッド密度は30%以上向上する見込み
→ 最高構成は256コアと512スレッドに達し、Turinの192コアの最大値と比較される
→ $AMD はTSMCアリゾナでVeniceの生産を拡大し、供給の多様化を図る計画
→ AMDのより広範なロードマップには、エージェントAIワークフロー向けに設計されたAI特化型CPUバリアントのVeranoや、LPDDRなどの新しいメモリ規格のサポートも含まれる
→ AMDはまた、AIおよびデータセンターポートフォリオ全体でSoIC-XやCoWoS-Lを含むTSMCの先進パッケージング技術を採用している
原文表示
post-image
このページには第三者のコンテンツが含まれている場合があり、情報提供のみを目的としております(表明・保証をするものではありません)。Gateによる見解の支持や、金融・専門的な助言とみなされるべきものではありません。詳細については免責事項をご覧ください。
  • 報酬
  • コメント
  • リポスト
  • 共有
コメント
コメントを追加
コメントを追加
コメントなし
  • ピン留め