華為發表半導體「韜定律」，時間維度替代幾何，Q3麒麟晶片全面採用邏輯折疊

華為半導體業務部總裁何庭波在2026國際電路與系統研討會上正式發表「韜(τ)定律」，提出以時間縮微替代幾何縮微、透過邏輯折疊技術持續壓縮訊號傳播時延，成為中國在半導體領域首個自主提出的產業發展新原則。基於該定律，華為過去六年已成功設計並量產381款晶片；預計2031年，高階晶片電晶體密度將達到1.4奈米製程同等水準。
（前情提要：白宮與 Anthropic 達成協議，NSA 將全面匯入 Claude AI）
（背景補充：DeepSeek V4-Pro 宣布永久降價：API 輸出每百萬 Token 不到臺幣 30 元）

本文目錄

Toggle

• 六年381款晶片，從理論到量產
• 秋季麒麟晶片首度完整採用邏輯折疊
• 多層級協同最佳化體系與2031年目標
• 「韜定律」的命名與中國半導體戰略意涵

華為公司董事、半導體業務部總裁何庭波，25日在上海舉行的2026國際電路與系統研討會（ISCAS 2026）上，發表題為〈半導體新路徑探索與實踐〉的主旨演講，正式提出「韜(τ)定律」。這是中國在全球半導體領域首次自主提出指導產業發展的新原則，標誌著中國晶片技術路徑從追趕幾何微縮轉向系統性時延壓縮的全新方向。

根據人民日報報導，「韜定律」的核心概念是以「時間縮微」替代過去半導體產業遵循數十年的「幾何縮微」，以系統性降低時間常數（韜τ）為目標，透過邏輯折疊（logic folding）等創新技術持續壓縮訊號傳播時延，從而不斷提升電晶體密度，實現半導體與電子系統的永續演進。

六年381款晶片，從理論到量產

何庭波在演講中指出，基於該新原則，華為過去六年已成功設計並量產381款晶片，覆蓋從終端裝置到基礎設施的多個領域。這組數字不僅展現華為在美國制裁壓力下維持晶片自研能力的韌性，也反映「韜定律」在實際產品迭代中已獲得初步驗證。

這381款晶片涵蓋華為的海思半導體（HiSilicon）產品線，包括昇騰（Ascend）AI加速晶片、鯤鵬（Kunpeng）伺服器處理器以及麒麟（Kirin）手機晶片系列。在美國出口管制持續收緊的背景下，華為逐步建立非美系晶片設計與生產鏈，而「韜定律」正是此一戰略的技術理論基礎。

秋季麒麟晶片首度完整採用邏輯折疊

何庭波同時預告，今年秋季華為將發布新一代麒麟手機晶片，完整採用邏輯折疊技術，大幅提升相關效能。邏輯折疊技術是「韜定律」的重要實踐手段之一，透過重新組織晶片內部的邏輯單元布局與互連結構，在不依賴先進製程微縮的情況下，實現效能與功耗的最佳化。

值得留意的是，這意味著新款麒麟晶片可能不再依賴最先進的奈米級製程（如3奈米或以下），而是透過晶片架構創新來彌補製程上的限制。這對全球半導體產業格局具有深遠意義——若邏輯折疊技術能夠量產驗證，將為受制於EUV曝光機等裝置出口管制的晶片設計者開闢一條新的技術路徑。

多層級協同最佳化體系與2031年目標

「韜定律」構建了一套貫穿元件、電路、晶片到系統層面的多層級協同最佳化體系。與傳統摩爾定律單純追求電晶體線寬縮小不同，「韜定律」從系統級時間常數的角度出發，尋求跨層級的時延最佳化。

何庭波預計，到2031年，基於該定律的高階晶片電晶體密度將達到1.4奈米製程的同等水準。這表明華為對於該技術路線的長期抱有信心，為未來五年的晶片研發設定了明確的技術里程碑。

「韜定律」的命名與中國半導體戰略意涵

「韜」字直接取自何庭波姓名，同時也隱含「文韜武略」中謀略與規劃之意。希臘字母τ（tau）在物理學中常用來表示時間常數，呼應該定律以時延壓縮為核心的主張。

此一命名方式與摩爾定律（Moore’s Law）以創辦人高登·摩爾命名有異曲同工之妙，凸顯華為乃至中國半導體產業試圖建立自主技術話語權的意圖。在全球晶片供應鏈重組、中美科技競爭持續的當下，「韜定律」的提出不僅是技術宣言，更帶有產業政策與國家戰略的象徵意義。