時間縮放這條新賽道,華為算是把摩爾定律續上了。

查看原文
区块律动
華為提出τ縮放定律,麒麟芯片今年秋季首用LogicFolding
華為在ISCAS提出τ縮放定律,主張用時間縮放取代幾何縮放,結合器件優化、LogicFolding、並行架構與UnifiedBus等實現跨層躍升。已量產381款晶片,預計到2031年高端晶片將達14Å工藝等效晶體管密度,麒麟晶片將首次採用LogicFolding。
此頁面可能包含第三方內容,僅供參考(非陳述或保證),不應被視為 Gate 認可其觀點表述,也不得被視為財務或專業建議。詳見聲明
  • 打賞
  • 回覆
  • 轉發
  • 分享
回覆
請輸入回覆內容
請輸入回覆內容
暫無回覆