📢 Gate 廣場 TradFi 交易分享挑戰上線！
晒单瓜分 $30,000 獎池，新人首帖 100% 中獎！
📌 參與方式：
帶 #TradFi交易分享挑战 發帖，滿足以下任一即可：
🔹 帶今日指定 TradFi 幣種標籤發帖交流。
🔹 完成單筆大於 $10U 的 TradFi CFD 交易並掛載交易卡片。
🏷️ 今日指定標籤：USDJPY、AUDUSD、US30、TSLA、JPN225
🎁 寵粉福利：
1️⃣ 卡片分享獎： 抽 50 人，每人送 $100 仓位體驗券！
2️⃣ 發帖榜單獎： 衝排行榜，贏 WCTC 限定 T 恤！
3️⃣ 新粉見面禮： 新人首次發帖，100% 領 $10 體驗券！
詳情：https://www.gate.com/announcements/article/51221
華為提出τ縮放定律，麒麟芯片今年秋季首用LogicFolding
傳統摩爾定律依賴晶體管幾何尺寸持續縮小，但先進製程正面臨物理極限和成本收益下降。τ 縮放定律的核心，是系統性縮短信號和數據在器件、電路、晶片與系統中的傳播時間，從而提升性能、能效和等效晶體管密度。
在器件層，華為通過優化晶體管和互連線的電阻、寄生電容來降低時間常數 τ。在電路層，LogicFolding 打破傳統電路佈局邊界，縮短關鍵路徑布線，降低信號傳播的阻容負載。在晶片層，華為通過軟體、架構和晶片協同設計提升並行效率。在系統層，UnifiedBus 互聯協議面向 SuperPoD 實現統一內存尋址和原生內存語義，以降低系統通信延遲。
華為稱，過去 6 年已基於 τ 縮放定律設計並量產 381 款晶片，覆蓋手機和 AI 計算等場景。公司預計，到 2031 年，基於 τ 縮放定律設計的高端晶片將達到 14 Å，即 1.4 nm 工藝等效晶體管密度。華為目前披露的是設計方法和路線目標，並未提供 LogicFolding 在麒麟晶片上的獨立性能測試數據。