Науковці розробили новий процес пошарового пакування чипів, що підвищує інтеграційну щільність високошвидкісної пам’яті вдвічі по чотири рази

Повідомлення від Mars Finance: вчені з Корейського інституту промислових технологій і Пхоханського технологічного університету розробили новий технологічний процес, який дає змогу стабільно нашаровувати понад 10 надтонких напівпровідникових чипів, завдяки чому досягається інтеграційна щільність приблизно у 4 рази вища, ніж у комерційної високошвидкісної пам’яті для широкосмугового зв’язку (HBM). Цей прорив має надію пом’якшити проблему дефіциту пам’яті, з якою стикається штучний інтелект (AI). Відповідна наукова стаття опублікована в новому номері журналу «Інженерні досягнення». (Цайліаншін)
Переглянути оригінал
Ця сторінка може містити контент третіх осіб, який надається виключно в інформаційних цілях (не в якості запевнень/гарантій) і не повинен розглядатися як схвалення його поглядів компанією Gate, а також як фінансова або професійна консультація. Див. Застереження для отримання детальної інформації.
  • Нагородити
  • Прокоментувати
  • Репост
  • Поділіться
Прокоментувати
Додати коментар
Додати коментар
Немає коментарів
  • Закріплено