Pesquisa de campo por instituições: a TSMC venceu o CPO atual, enquanto a Samsung aposta na próxima rodada

Na disputa atual de “co-embalagem óptica” (CPO) nos centros de dados, a TSMC já abriu vantagem graças ao avanço com produtos da Broadcom e da NVIDIA. Enquanto isso, a Samsung talvez esteja apostando as fichas na próxima etapa.

Em 12 de julho, a PhotonCap publicou um artigo de pesquisa de campo, apontando que o CPO voltado a switches já saiu oficialmente da fase de validação técnica e entrou na etapa de implantação para clientes.

A capacidade de fabricação e de advanced packaging da TSMC nessa área já foi validada pelos primeiros grandes projetos comerciais. Mas a batalha futura será muito mais complexa do que a dos CPOs de switch que se vê hoje.

Quando as interfaces ópticas (optical I/O) se aprofundam dentro do packaging que abriga chips heterogêneos de computação (XPU) e memória de alta largura de banda (HBM), quem dominar o projeto conjunto dessas três frentes será capaz de redefinir as dimensões competitivas de toda a indústria.

A 9 de julho, em um evento na Nano Korea, o vice-presidente sênior da Samsung Electronics, Won-Kyoung Choi, afirmou que a empresa está desenvolvendo advanced packaging 2.xD, com a intenção de integrar HBM, chips lógicos e chips de fotônica de silício no mesmo encapsulamento. Essa orientação mira exatamente os optical I/O para o futuro de advanced packaging de computação de IA.

Atualmente, TSMC lidera o “switch CPO”

No mercado de CPO atual, a TSMC é, sem contestação, a líder.

A pesquisa mostra que o CPO Ethernet de 102,4Tbps da Broadcom, baseado na plataforma COUPE (Compact Universal Photonic Engine) da TSMC, já está enviando amostras para clientes em fase inicial.

Ao mesmo tempo, o Quantum-X optical switch da NVIDIA já começou a ser entregue, e o Spectrum-X Ethernet photonic switch também já entrou em produção; entre os primeiros adotantes estão CoreWeave, Lambda e Oracle.

Em comum, esses produtos desta geração têm o seguinte ponto: o motor óptico é implantado próximo ao ASIC do switch (circuito integrado específico para aplicação). A base central de fabricação são as tecnologias maduras de fotônica de silício da TSMC e a capacidade de empilhamento 3D com SoIC.

Nessa arquitetura, o foco da competição está no empilhamento e na intercalação (bonding) de circuitos integrados fotônicos (PIC) e circuitos integrados eletrônicos (EIC), além da integração deles ao packaging do switch. Nesse estágio, a HBM não é um componente necessário.

Em contraste, o roadmap da Samsung para uma solução “turnkey CPO” divulgado publicamente mira 2029. Se tomarmos como referência o volume de envio e a validação de clientes dos CPOs de switch existentes, a Samsung ainda não formou um ritmo comercial na mesma cadência da TSMC.

Preocupação com consumo de energia impulsiona o motor óptico a “se aproximar” do chip de computação

A razão pela qual os optical I/O precisam migrar do tradicional nível de placa (Board-level) para dentro do packaging é a força motriz mais central: consumo de energia.

O material de demonstração apresentado pela Foundry da Samsung no OECC 2026 revela um degrau-chave:

• Quando os módulos ópticos plugáveis são implantados no nível de placa, o consumo de energia por bit fica em torno de 10pJ;
• Quando o motor óptico é colocado na substrate próximo ao switch, o consumo cai para cerca de 5pJ;
• Se os optical I/O avançarem ainda mais para perto do XPU, na camada intermediária (Interposer), o consumo pode cair significativamente para aproximadamente 2pJ.

A lógica central dessa mudança está em “encurtar a distância de transmissão dos sinais elétricos”. Quanto mais o motor óptico se aproxima do chip de computação, mais curtas ficam as trilhas elétricas e, com isso, torna-se necessária uma menor compensação de ajuste de sinal para perdas causadas por roteamento e conectores no nível de placa.

Portanto, advanced packaging se torna o elo-chave para transformar a vantagem física de consumo de energia em vantagem do produto comercial. Isso não significa que o CPO vá eliminar imediatamente os módulos ópticos plugáveis; ambos devem coexistir por longo prazo sob diferentes distâncias de transmissão e orçamentos de energia.

Mas a previsão de dados da Samsung revela uma tendência: o mercado de óptica plugável cresce mais de 25% ao ano, enquanto o mercado de CPO tem uma taxa de crescimento anual de 150% ou mais. Capital e recursos de P&D estão fluindo freneticamente para arquiteturas ópticas altamente integradas.

Duas arquiteturas de CPO: concorrência desencontrada entre Samsung e TSMC

Misturar “switch CPO” com “XPU-HBM optical I/O” subestima seriamente a complexidade da concorrência na próxima etapa. Na prática, são duas arquiteturas totalmente diferentes:

A primeira é o “switch CPO” dominante atualmente. O motor óptico fica ao lado do ASIC do switch; os produtos da Broadcom e da NVIDIA se enquadram nesse tipo. Eles resolvem problemas de consumo de interconexão e integridade de sinal em cenários de alto desempenho de troca (switching). A barreira da TSMC está em tecnologias de fotônica de silício, avançados bonding e integração do packaging do switch.

A segunda é o packaging de optical I/O voltado ao sistema “XPU-HBM”. A estrutura coloca, na camada intermediária, XPU (ou GPU), HBM e o motor óptico que inclui PIC e EIC. Nesse caso, os optical I/O deixam de ser um componente periférico do switch e passam a ser parte integrante de um “packaging de computação”.

A advanced packaging 2.xD citada recentemente por executivos da Samsung mira exatamente essa direção. O plano é integrar HBM, chips lógicos e chips de fotônica de silício no mesmo encapsulamento e, por meio de uma camada de reacomodação de roteamento no nível do painel (RDL) como camada intermediária, expandir a capacidade do sistema em packaging para lidar com as demandas de grande vazão de largura de banda dos data centers de IA.

Para investidores, a lógica competitiva das duas arquiteturas é radicalmente diferente: a primeira testa o processo de fabricação e packaging isolado; já a segunda exige otimização profunda conjunta, ainda no “início do projeto”, de computação, memória, óptica e packaging.

Cartada da Samsung e restrições reais da baixa taxa de yield em múltiplos dies

A maior vantagem potencial da Samsung está em seu mapa de negócios de “tríade”, pois ela tem simultaneamente HBM, foundry de chips lógicos e uma plataforma de fotônica de silício.

Embora a TSMC tenha capacidade de foundry de lógica de ponta, tecnologia de fotônica de silício e habilidade de packaging CoWoS, ela não fabrica HBM.

Já a Samsung consegue conectar HBM à sua capacidade de foundry de wafers por meio de die base SF4 e construir sua própria plataforma de fotônica de silício. Isso significa que, teoricamente, a Samsung pode concluir internamente o projeto conjunto da interface de HBM, do logical I/O, do motor óptico e da gestão térmica, sem depender do humor de fornecedores externos de armazenamento.

O packaging 2.xD enfrenta um teste extremamente rigoroso de “multi-die yield”. Quando chips lógicos, HBM, PIC, EIC e a camada intermediária são colocados no mesmo encapsulamento, qualquer falha de um componente inutiliza todo o conjunto do encapsulamento caro.

Ao mesmo tempo, o aumento no número de chips, a ampliação da área de packaging e a elevação da complexidade de bonding estão multiplicando a pressão sobre yield e o risco de custo.

Além disso, o concorrente não está parado. A TSMC está avançando com a integração de COUPE e packaging CoWoS, conectando-se à HBM via ecossistema externo maduro.

De outro lado, o gigante de armazenamento SK Hynix também está reforçando freneticamente sua capacidade de advanced packaging. Sua fábrica de advanced packaging no estado de Indiana, nos EUA, com investimento de US$ 3870 milhões, entrará em produção em 2028 e já incluiu CPO no mapa de P&D técnico dentro de sistemas de memória.

A sinergia entre óptica, memória e packaging entre diferentes áreas está se tornando ponto de esforço conjunto de toda a cadeia.

Pedidos são a única régua para decidir vitória e derrota

A TSMC venceu a primeira rodada do switch CPO, com vantagens construídas a partir de amostras de clientes reais, remessas do produto e avanço rumo à produção em volume.

Já a Samsung aposta na próxima batalha: tentar aproveitar sua capacidade de integração vertical em HBM, lógica e fotônica de silício para fazer uma ultrapassagem em curva no campo de advanced packaging de computação de IA.

Mas o mercado não deve equiparar “roadmap tecnológico” a “barreira comercial (moat)”.

Nos próximos 12 meses, o único sinal mais digno de acompanhamento da indústria é este: se o mercado verá surgir um pedido de design com cliente nomeado, exigindo explicitamente que HBM, chips lógicos e optical I/O sejam vinculados no mesmo encapsulamento, a ser fabricado pela Samsung.

Se esse pedido se concretizar, a “tríade” da Samsung sairá de um ativo apenas no papel e se transformará em uma verdadeira vantagem comercial.

Se demorar para se materializar, então o caminho flexível construído pela TSMC com processos líderes e o ecossistema externo de HBM ainda será a escolha mais segura para os gigantes de IA.

Aviso de riscos e cláusulas de isenção de responsabilidade

        Há risco no mercado; invista com cautela. Este artigo não constitui recomendação de investimento pessoal e não considera objetivos específicos de investimento, situação financeira ou necessidades de usuários individuais. O usuário deve considerar se quaisquer opiniões, pontos de vista ou conclusões neste artigo estão de acordo com sua situação específica. Qualquer investimento baseado nisso é de responsabilidade do próprio usuário.