"Lei de Tao" versão V2 chegou, que novas oportunidades a cadeia da indústria de semicondutores enfrentará?

Recentemente, de acordo com um artigo público no ChinaXiv, a plataforma de pré-publicação de artigos científicos da Academia Chinesa de Ciências, He Tingbo, diretora da Huawei e presidente da Divisão de Negócios de Semicondutores, publicou a versão V2 de "A time scaling theory for multi-layer electronic systems" (Teoria de Escalonamento Temporal para Sistemas Eletrônicos Multicamadas, conhecida no setor como "Lei τ (Tao)").

Em comparação com a versão V1 publicada em 25 de maio, o novo artigo mantém a estrutura teórica original, mas complementa muitos detalhes de implementação prática, dados de medição reais e roteiros de evolução de produtos, demonstrando ainda mais a viabilidade da "Lei τ" como um novo princípio orientador para o desenvolvimento da indústria de semicondutores.

A versão V2 do artigo sobre a "Lei τ" tem atraído muita atenção desde sua publicação, com mais de 270.000 visualizações e mais de 55.000 downloads até o momento do fechamento.

Do ponto de vista das oportunidades de investimento, relatórios institucionais afirmam que a cadeia de ferramentas de EDA (Automação de Projeto Eletrônico) é crucial para a promoção do dobramento lógico, sendo a maior oportunidade de crescimento incremental para essa tecnologia. Além disso, fabricantes de embalagens avançadas, wafers e equipamentos de teste podem se beneficiar.

Divulgação de dados de medição do novo chip Kirin

A "Lei τ" propõe substituir o "escalonamento geométrico" pelo "escalonamento temporal (τ)" como um novo princípio orientador para a evolução de semicondutores e sistemas eletrônicos. Por meio de inovações tecnológicas como o dobramento lógico, comprime continuamente o atraso de propagação de sinais e aumenta a densidade de transistores, permitindo a evolução contínua de semicondutores e sistemas eletrônicos.

De acordo com a versão V2 do artigo, em comparação com o chip Kirin 9030 Pro de 2025, que usava uma linha de base de design planar tradicional, o Kirin 2026 adotou o dobramento lógico. Sob o mesmo nó de processo, a densidade de transistores aumentou de 155MTr/mm² para 238MTr/mm², uma melhoria que anteriormente exigiria três anos de escalonamento geométrico. Além disso, a frequência do clock do Kirin 2026 aumentou 13% para 3,1 GHz com uma tensão de alimentação de 1,1 V. Em comparação com o Kirin 9030 Pro, sob uma temperatura ambiente de 25°C e com o mesmo objetivo de desempenho, o Kirin 2026 pode reduzir a tensão de alimentação de 1,1 V para 0,9 V, com um consumo de energia normalizado de 0,59, ou seja, uma redução de 41%.

Em maio deste ano, He Tingbo declarou em uma entrevista que, sob a "Lei τ", a evolução dos chips pode ter um desenvolvimento "acelerado". No outono deste ano, a Huawei lançará um novo chip Kirin para smartphones, o primeiro "chip τ" completo.

A versão V2 do artigo prevê que, na próxima década, o dobramento lógico evoluirá do dobramento local de caminhos críticos para um dobramento abrangente e multicamadas: cada pacote integrará três, quatro ou mais camadas ativas. De 2026 a 2035, espera-se que a densidade de transistores avance para 400MTr/mm² e além.

Ao mesmo tempo, o dobramento lógico permite que os chips Kirin aumentem significativamente a frequência do núcleo da CPU e abram caminho para frequências de 4 GHz e superiores.

A "Lei τ" oferece um novo caminho para uma base de computação de IA de alta eficiência energética

O artigo da versão V1 da Lei τ mencionou que, entre maio de 2020 e maio de 2026, a Huawei projetou e fabricou 381 chips em volume, atendendo a áreas como dispositivos móveis, inteligência artificial, automotivo, industrial e infraestrutura. Em todo o portfólio de produtos, a estratégia de escalonamento τ foi consistentemente validada.

A "Lei τ" também é aplicável ao campo da inteligência artificial. A versão V2 do artigo descreve o escalonamento τ em data centers de IA. O escalonamento τ é implementado em três níveis: arquitetura de sistema (barramento unificado), interconexão óptica Hi-ONE e reconfiguração topológica da própria embalagem (dobramento 3D). A versão V2 do artigo adiciona diagramas para explicar ainda mais a divisão de trabalho e a sinergia entre o barramento unificado, o Hi-ONE e o dobramento 3D.

He Tingbo prevê no artigo que, por volta de 2030, o Ascend 990 introduzirá o dobramento lógico no domínio dos aceleradores de IA. Seguindo esse caminho, espera-se que a integração de hardware aumente em mais de 100 vezes até 2035, com os efeitos de redução τ cobrindo todas as camadas da pilha, não apenas o nível do dispositivo.

Um relatório do China Securities Co. afirma que o valor central da "Lei τ" da Huawei no design de chips de IA é atender à urgente demanda por alta eficiência energética e alta densidade computacional da explosão da computação de IA por meio de inovação sistemática de arquitetura, em vez de depender apenas do escalonamento de processo. Para a infraestrutura de computação de IA, a "Lei τ" responde às principais dificuldades de alta pressão de transferência de dados e alto custo de energia na era dos grandes modelos, fornecendo um caminho sustentável para construir uma base de computação de IA verde e eficiente.

Instituições afirmam que a cadeia de ferramentas de EDA é a maior oportunidade de crescimento incremental

Do ponto de vista das oportunidades de investimento, as ferramentas de EDA atuais são desenvolvidas para a era do design planar, e as instituições são otimistas em relação à cadeia de ferramentas de EDA. Um relatório do BOCOM International afirma que a principal restrição para a promoção generalizada do dobramento lógico vem da cadeia de ferramentas de EDA. As ferramentas de EDA atuais nasceram na era do design bidimensional de chips, e os requisitos do dobramento lógico são completamente diferentes. A cadeia de ferramentas de EDA é a maior oportunidade de crescimento incremental para o dobramento lógico.

Além disso, analistas afirmam que a implementação do dobramento lógico depende fortemente de embalagens avançadas. Um relatório do Zhongyuan Securities afirma que o dobramento lógico pode melhorar significativamente o desempenho dos chips, exigindo tecnologias de embalagem avançadas como integração 2.5D/3D, ligação híbrida, TSV (Through-Silicon Via) e Chiplet. A embalagem avançada se tornará o elo central que afeta o desempenho dos chips, e espera-se que impulsione o rápido crescimento da demanda por equipamentos de embalagem e teste avançados. As fábricas de wafers que suportam a arquitetura de dobramento lógico devem ver uma aceleração na liberação de capacidade. Recomenda-se atenção às oportunidades de investimento em fabricantes nacionais de embalagens avançadas, fábricas de wafers e fabricantes de equipamentos de semicondutores.

As instituições prevêem que o setor de PCB (Placa de Circuito Impresso) pode se beneficiar da evolução da Lei τ. Um relatório da Caixin Securities afirma que, como componente de interconexão eletrônica chave, além de fornecer conexões elétricas, o PCB também desempenha funções como transmissão de sinais digitais e analógicos, fornecimento de energia e transmissão e recepção de sinais de RF e micro-ondas. A evolução da "Lei τ" deve impulsionar ainda mais o desenvolvimento de alta qualidade da indústria de PCB, fortalecer a tendência de interconexão de alta densidade, acelerar o ritmo de implementação de tecnologias como VPD (Vertical Power Delivery) e embutimento, e aumentar o valor agregado dos produtos de PCB e as barreiras competitivas da indústria.

(Editado por Wenjing)

Palavras-chave:

                                                            Semicondutor