O primeiro "chip Tao" da Huawei é impressionante.

Fim de semana, He Tingbo, diretora da Huawei e presidente da Divisão de Negócios de Semicondutores, submeteu a versão V2 do "Teoria da Microescala Temporal para Sistemas Eletrônicos Multicamadas" na plataforma de pré-publicação de artigos científicos da Academia Chinesa de Ciências, ChinaXiv, gerando forte atenção global na indústria de semicondutores e mercados de capitais. Até o fechamento desta reportagem, o artigo teve 268.400 visualizações e mais de 53.300 downloads.

A atualização aprimorada de um artigo profissional atrai tanta atenção porque a nova versão não apenas complementa o framework teórico com muitos detalhes de engenharia e dados de medição reais, demonstrando ainda mais a viabilidade da "Lei de Tao" como um novo princípio para orientar o desenvolvimento da indústria de semicondutores na "era pós-Moore" a partir do nível metodológico, mas também detalha o roteiro de implementação dos chips móveis Kirin e da plataforma de computação AI Ascend nos próximos 5 a 10 anos, fornecendo à indústria global de semicondutores um segundo caminho de desenvolvimento sustentável além da Lei de Moore, com impactos significativos nos gastos de capital, pedidos e expansão de capacidade da cadeia industrial.

Dados de medição reais do chip Kirin validam a viabilidade da Lei de Tao

Na versão V1 publicada em 25 de maio, He Tingbo propôs um novo princípio para orientar o desenvolvimento da indústria de semicondutores — a Lei de Tao (τ) (doravante "Lei de Tao"). O núcleo da Lei de Tao é substituir "microescala geométrica" por "microescala temporal (τ)", utilizando tecnologias inovadoras como lógica foldada para comprimir continuamente o atraso de propagação de sinal, aumentando assim a densidade de transistores e o desempenho do sistema, oferecendo uma solução chinesa para o desenvolvimento da indústria na "era pós-Moore".

Diferente da versão V1, que respondia principalmente "o que é a Lei de Tao", a versão V2 organiza as discussões relacionadas em um sistema completo de oito capítulos, adiciona definições-chave de engenharia como Gear Ratio (relação de engrenagens), completa os princípios de engenharia e divulga pela primeira vez dados de medição reais de chips em produção, comprovando a viabilidade da Lei de Tao.

Em entrevista anterior, He Tingbo afirmou que no outono de 2026, a Huawei lançará um novo chip de celular Kirin, o primeiro "chip Tao" completo.

Em seu novo artigo sobre a "Lei de Tao", ela revela dados de medição reais do novo chip Kirin da Huawei, verificando ainda mais que a Lei de Tao é viável e economicamente viável em termos de custo.

O novo artigo menciona que, através do LogicFolding (lógica foldada), o novo SoC móvel Kirin da Huawei alcançou um aumento de 55% na densidade de transistores sob um nó de processo fixo, reduzindo o consumo de energia em 41% com o mesmo desempenho.

O novo artigo divulga que, em comparação com o Kirin 9030 Pro de linha de base com design planar tradicional, o Kirin 2026 utiliza lógica foldada, aumentando a densidade de transistores de 155 MTr/mm² para 238 MTr/mm² — um aumento que antes exigiria três anos de microescala geométrica; sob tensão de alimentação de 1,1 V, a frequência principal do Kirin 2026 aumentou 13% para 3,1 GHz; a frequência de operação da SRAM aumentou mais de 40%; o número de buffers de clock foi reduzido em mais de 50%, o desvio de clock diminuiu 25% e o comprimento das linhas foi encurtado em cerca de 30%.

He Tingbo prevê no artigo da versão V2 que, na próxima década, a lógica foldada evoluirá de uma foldagem local de caminhos críticos para uma foldagem abrangente e multicamadas — cada pacote integrará três, quatro ou mais camadas ativas. Esta evolução é impulsionada pela tecnologia de ligação híbrida a baixa temperatura (que relaxa as restrições de orçamento térmico entre as camadas) e pela descida dos pontos de aterrissagem dos TSVs (Through-Silicon Vias) do metal superior para a camada M6, liberando mais de 30% dos recursos de roteamento superiores. De 2026 a 2035, espera-se que a densidade de transistores avance para 400 MTr/mm² e além.

O novo artigo afirma que a lógica foldada permite que o chip Kirin aumente significativamente a frequência dos núcleos de CPU e pavimente o caminho para frequências de 4 GHz e superiores. O artigo divulga o plano de lançamento dos chips Kirin e a tendência de "evolução" da frequência de trabalho dos núcleos de CPU de desempenho.

A Lei de Tao também tem grande potencial no campo da computação AI

He Tingbo propõe no artigo que, em um grande cluster de AI, mais de 80% da energia é consumida no movimento de dados; mais de 70% do custo do sistema é gasto no armazenamento de dados. Portanto, reduzir o tempo de trânsito dos dados — entre chips, racks e dentro dos pacotes — é pelo menos tão importante quanto reduzir o tempo gasto na computação em si.

A versão V2 do artigo também elabora detalhadamente a τ-scaling em data centers de AI. O artigo menciona que, através de uma arquitetura de barramento unificada co-projetada com semântica de memória, I/O óptico próximo ao pacote e tecnologia de foldagem 3D de borda para superfície, é possível implementar τ-scaling em sistemas de computação AI: permitindo que grandes clusters de AI operem de forma coordenada como uma única entidade lógica.

Xu Zhijun, vice-presidente e presidente rotativo da Huawei, revelou anteriormente que, diante do crescimento explosivo da demanda por treinamento e inferência de grandes modelos, a Huawei está avançando na iteração dos chips Ascend com um ritmo de "uma geração por ano, duplicando a capacidade computacional". Este ano, o Ascend 950PR já foi lançado e exibido, com melhorias significativas na largura de banda de interconexão, HBM próprio e desempenho computacional.

O novo artigo também define o roteiro e cronograma de evolução dos chips Ascend: por volta de 2030, o Ascend 990 introduzirá a lógica foldada na categoria de aceleradores de AI; até 2035, espera-se que a integração de hardware aumente mais de 100 vezes, com a redução de τ distribuída em cada camada da pilha, não apenas no nível do dispositivo.

Novas oportunidades para a cadeia industrial de semicondutores e computação AI

Na versão V1 do artigo, He Tingbo já mencionou que, entre maio de 2020 e maio de 2026, a HiSilicon da Huawei projetou e colocou em produção 381 chips, atendendo aos mercados móvel, AI, automotivo, industrial e de infraestrutura. Em todo o portfólio de produtos, o argumento da τ-scaling resistiu ao teste. Analistas do setor acreditam que, na versão V2, a Huawei validou ainda mais a viabilidade da rota técnica com detalhes de engenharia e uma grande quantidade de dados de medição reais, levando a Lei de Tao de um "programa ideológico" para uma "comprovação de engenharia", o que também acelerará a implementação da Lei de Tao na cadeia industrial.

No lado do consumidor eletrônico, a Huawei está prestes a lançar oficialmente o chip flagship Kirin 2026 com tecnologia de lógica foldada completa, o primeiro "chip Lei de Tao" em produção, expandindo de uma única camada para duas camadas, com aumentos significativos na densidade de transistores e outros indicadores. No lado da computação AI, a Huawei lançará ainda este ano a nova geração de chips AI Ascend, com tecnologias de empilhamento 2.5D/3D e interconexão Lingqu, e o supernó Atlas 950 baseado na tecnologia de interconexão Lingqu e no chip Ascend 950DT deverá chegar ao mercado no quarto trimestre de 2026.

Além de chips de celular e data centers de AI, a Huawei também replicará a tecnologia de lógica foldada para chips automotivos, chips de estação base de comunicação, chips de controle industrial e outros cenários.

Fontes da indústria esperam que, em seguida, a Huawei acelere a expansão da capacidade de produção de ligação híbrida, encapsulamento 2.5D/3D e processo TSV por parte dos fabricantes nacionais de empacotamento e teste, além de gradualmente abrir as especificações de design e padrões de interface da lógica foldada, promovendo a adaptação das ferramentas de EDA (Automação de Projeto Eletrônico) nacionais para ferramentas de design de IC 3D e a adaptação dos fornecedores de IP para arquiteturas de empilhamento. Espera-se que os fabricantes de empacotamento e teste entrem em um ciclo de expansão de capacidade, enquanto a demanda e a utilização da capacidade das fundições de wafer de processo maduro na China também aumentarão, trazendo novas oportunidades de desenvolvimento para toda a cadeia industrial de semicondutores. A indústria de computação AI também passará por uma reestruturação; nos próximos 2 a 3 anos, a China deverá alcançar rapidamente e até ultrapassar parcialmente os concorrentes na implementação comercial de grandes clusters de computação AI.

"O framework de desenvolvimento tecnológico para a próxima década já está claro, mas ainda existem muitos problemas a serem resolvidos que uma única empresa não pode superar. Áreas como cadeia de ferramentas, padrões da indústria, benchmarks de desempenho, física de dispositivos e modelos de negócios exigem colaboração e co-criação de toda a indústria", afirmou He Tingbo na versão V2 do artigo.

Fonte: Shanghai Securities News

Aviso de risco e termos de isenção

        O mercado tem riscos, investir requer cautela. Este artigo não constitui aconselhamento de investimento pessoal e não considera os objetivos de investimento específicos, situação financeira ou necessidades de usuários individuais. Os usuários devem considerar se quaisquer opiniões, pontos de vista ou conclusões neste artigo são adequados à sua situação específica. Qualquer investimento baseado neste artigo é de responsabilidade exclusiva do investidor.