Google lança detalhes da arquitetura de rede do oitavo TPU 8t de nível rack

robot
Geração do resumo em andamento
AIMPACT mensagem, 16 de maio (UTC+8), o Google revelou detalhes da arquitetura de conexão em rack do oitavo geração de TPU (TPU 8t) para a rede Virgo.
A rede utiliza switches de alta cardinalidade e uma topologia plana de duas camadas sem bloqueios, aumentando a largura de banda da rede do data center em 4 vezes em relação à geração anterior, podendo conectar mais de 134.000 chips TPU 8t em uma única estrutura, oferecendo 47 Pb/s de largura de banda bidirecional sem bloqueios e desempenho quase linear de mais de 1,7K ExaFlops.
O TPU 8t em si adota uma topologia de anel 3D, com um único módulo super capaz de escalar até 9600 chips, e suporta expansão para mais de 1 milhão de chips via JAX e Pathways.
As tecnologias-chave incluem aceleradores SparseCore, sobreposição e escalonamento equilibrado de VPU/MXU, suporte nativo a FP4, e integração do CPU Axion baseado em Arm para eliminar gargalos do host.
Este design é voltado para a evolução de modelos de IA, de grandes modelos de linguagem densos para modelos de especialistas híbridos em grande escala e arquiteturas intensivas em inferência.
(Fonte: InFoQ)
Ver original
Esta página pode conter conteúdo de terceiros, que é fornecido apenas para fins informativos (não para representações/garantias) e não deve ser considerada como um endosso de suas opiniões pela Gate nem como aconselhamento financeiro ou profissional. Consulte a Isenção de responsabilidade para obter detalhes.
  • Recompensa
  • 10
  • 2
  • Compartilhar
Comentário
Adicionar um comentário
Adicionar um comentário
LiquidityTeaMaster
· 57m atrás
Virgo Network esse nome foi bem escolhido, uma obsessão de virginiano sem bloqueios
Ver originalResponder0
ZkSketcher
· 2h atrás
Expansão quase linear para 1,7K ExaFlops, a Lei de Amdahl falhou na Google?
Ver originalResponder0
MevBreakRoom
· 2h atrás
TPU 8t Essa densidade de largura de banda é meio absurda, 47 Pb/s que conceito
Ver originalResponder0
NonceNinja
· 2h atrás
De JAX para milhões de chips, Pathways finalmente vai mostrar seu valor?
Ver originalResponder0
MarginMoth
· 2h atrás
Switch de alta capacidade parece caro, mas economiza módulos ópticos em comparação com o Clos de três camadas.
Ver originalResponder0
0xPeachy
· 2h atrás
Depois de assistir, só quero perguntar: quando poderei obter a cota de teste do TPU v6?
Ver originalResponder0
SushiLatency
· 2h atrás
Arm Axion CPU integrado, a computação heterogênea está ficando cada vez mais sofisticada
Ver originalResponder0
Semi-MeltedIceCream
· 2h atrás
VPU/MXU sobreposição de equilíbrio, agendamento de granulação fina alcançar esse nível realmente é impressionante
Ver originalResponder0
QuietExitPlan
· 2h atrás
13.4 mil chips em uma estrutura, como dividir essa zona de falha é uma questão de conhecimento
Ver originalResponder0
GlassDomeUniverse
· 2h atrás
Arquitetura de MoE + raciocínio para LLMs densos, essa rodada é uma previsão da previsão do setor
Ver originalResponder0
Ver projetos