Huawei propõe a lei de escala τ, o chip Kirin será usado pela primeira vez com LogicFolding neste outono.

robot
Geração do resumo em andamento
De acordo com o monitoramento Beating, a Huawei anunciou na Conferência Internacional de Circuitos e Sistemas IEEE ISCAS 2026 a lei de escala τ, propondo substituir a escala geométrica pela escala temporal, buscando novas direções para a evolução de chips e sistemas eletrônicos.
Com base na rota de escala temporal, a Huawei lançou a arquitetura LogicFolding e anunciou que o chip Kirin, a ser lançado no outono de 2026, usará pela primeira vez a arquitetura LogicFolding.

A lei de Moore tradicional depende da redução contínua do tamanho geométrico dos transistores, mas os processos avançados enfrentam limites físicos e queda de retorno de custo.
O núcleo da lei de escala τ é a redução sistemática do tempo de propagação de sinais e dados em dispositivos, circuitos, chips e sistemas, melhorando desempenho, eficiência energética e densidade de transistores equivalente.

No nível do dispositivo, a Huawei otimiza a resistência dos transistores e das conexões parasitas para reduzir a constante de tempo τ.
No nível do circuito, o LogicFolding rompe as fronteiras tradicionais de layout de circuitos, encurtando o roteamento de caminhos críticos e reduzindo a carga resistiva e capacitiva na propagação de sinais.
No nível do chip, a Huawei melhora a eficiência paralela por meio de design colaborativo de software, arquitetura e chip.
No nível do sistema, o protocolo de interconexão UnifiedBus visa o SuperPoD, implementando endereçamento de memória unificado e semântica de memória nativa para reduzir a latência de comunicação do sistema.

A Huawei afirma que, nos últimos 6 anos, projetou e produziu em massa 381 chips baseados na lei de escala τ, cobrindo cenários como celulares e computação de IA.
A empresa prevê que, até 2031, chips de alta gama projetados com a lei de escala τ alcançarão uma densidade de transistores equivalente a 14 Å, ou seja, uma tecnologia de 1,4 nm.
Atualmente, a Huawei divulgou apenas o método de design e os objetivos de rota, sem fornecer dados de testes de desempenho independentes do LogicFolding em chips Kirin.
Ver original
Esta página pode conter conteúdo de terceiros, que é fornecido apenas para fins informativos (não para representações/garantias) e não deve ser considerada como um endosso de suas opiniões pela Gate nem como aconselhamento financeiro ou profissional. Consulte a Isenção de responsabilidade para obter detalhes.
  • Recompensa
  • 10
  • 2
  • Compartilhar
Comentário
Adicionar um comentário
Adicionar um comentário
0xLateDiner
· 7h atrás
Sanções por quatro anos resultaram em 381 versões, uma média de duas por semana, essa velocidade de iteração é mais rápida do que muitos projetos de código aberto.
Ver originalResponder0
GateUser-bf5d0c14
· 7h atrás
A escala geométrica atingiu o limite, a dimensão do tempo abre um novo espaço, um pouco parecido com a expansão de cálculo durante testes em IA
Ver originalResponder0
QueueJumper
· 7h atrás
Tempo troca espaço, essa estratégia é como cercar a cidade do campo, esperando olhar para trás em 2031 e ver o que fazemos hoje
Ver originalResponder0
GateUser-21ddf7c7
· 7h atrás
14Å equivalente a ouvir como vazio, mas se a relação de eficiência realmente igualar 2nm, a disputa pelo nome perderá o sentido
Ver originalResponder0
FlowingColorfulInkHeart
· 7h atrás
A expressão "salto entre camadas" envolve a integração completa de software, hardware e algoritmos, e a otimização de ponta a ponta é a verdadeira solução
Ver originalResponder0
BreadthHunter
· 7h atrás
De ser cortado o fornecimento de EDA até desenvolver sua própria metodologia, os cinco anos de chips Huawei se tornaram uma história de sucesso impressionante
Ver originalResponder0
BearMarketWithAHintOfOrange
· 7h atrás
Qilin primeiro usa LogicFolding, o desempenho do flagship precisa melhorar? Veja um teste prático
Ver originalResponder0
Mint-FlavoredGasFee
· 7h atrás
No evento principal da ISCAS, divulgar isso, se o círculo acadêmico aceita ou não, fica a outro nível, mas a indústria certamente vai ficar de olho
Ver originalResponder0
Half-MeltedIceCreamPosition
· 7h atrás
O nome da lei de escala τ foi bem escolhido, τ representa a constante de tempo, e o DNA do controle teórico foi ativado.
Ver originalResponder0
ColdBrewYield
· 7h atrás
381 modelos de chips de produção em massa, por trás desse número há toda a determinação forçada pelas sanções
Ver originalResponder0
Ver projetos
  • Fixado