1. 互連（銅ケーブルによる電気的相互接続）
現在、クラスター効率を制約する即時の短所。NVLinkなどの高速銅ケーブルは短距離（キャビネット内）ではまだ可能だが、伝送速度が112Gbps PAM4に近づくにつれ、皮膚効果とクロストークにより信号減衰が急激に増加し、有効伝送距離は1メートル以内に圧縮される。これによりGPUクラスターの物理トポロジーが「ロック」され、規模拡大に深刻な阻害要因となる。

2. 光子（光インターコネクト）
銅ケーブルの物理的代替案。長距離（キャビネット間、データセンター間）では光信号の消費電力と帯域密度の優位性が顕著だが、現段階のボトルネックは光電変換（O-E-O）段階——電気信号を光信号に変換するためにレーザ、変調器、検出器が必要であり、これらIII-V族化合物半導体の製造コストと集積技術はCMOSほど成熟しておらず、生産能力の拡大は非常に遅い。

3. EDA（電子設計自動化）
チップの複雑さを反映するツール。3nm以下の製造プロセスでは、量子効果のモデル化やランダムな工程偏差を処理する必要があり、計算量は二乗から指数関数的に増加。世界市場は二大巨頭による独占状態であり、長期的なエコシステムの壁（データベースと工芸ライブラリ）が存在し、スタートアップの突破は非常に困難。これにより、ツールのイテレーション速度がチップ設計の需要に追いつかない。

4. 高度なパッケージング（CoWoS/EMIB）
計算チップの物理的組み立てプラットフォーム。ボトルネックは技術ではなく、シリコン中間層（インターポーザー）の生産能力。中間層の生産には成熟した製造工程（65nm）を使用しなければならず、この工程は長らくCMOSイメージセンサーなどの成熟チップに占有されている。増産には12〜18ヶ月の周期が必要で、GPUとHBMの「チップなし橋なし」状態を招く。

5. 消費電力変換（電圧調整モジュール）
電力網とチップ間の「翻訳層」。交流高電圧からチップの約1V直流へと変換するために、多段のDC-DC変換が必要。従来のシリコンMOSFETは低電圧大電流時のスイッチ損失が高く、変換効率は90〜92％にとどまる。百メガワット級のデータセンターでは、効率を1％向上させるごとに数千万キロワット時の電力節約になるが、SiC/GaNデバイスの生産能力は基板サイズと品質により深刻に制限されている。

6. 冷却（液冷）
熱力学第二法則の硬い制約。空冷の最大熱流密度は約50W/cm²だが、NVIDIAのB200チップの局所ホットスポットはすでに100W/cm²を超えている。液冷は浸漬式や冷却板式に移行しているが、ボトルネックは冷却液の絶縁性能と配管の密封信頼性——データセンターの改修には土木工事や消防規範が関わり、0から1への展開には非常に長い時間がかかる。

7. 新材料（基板の代替）
物理的特性の根本的な革新を目指す試み。これは単一の分野ではなく、上述のボトルネックに対する多点突破：GaN/SiCによる消費電力変換の突破、InPによる光子送受信の革新、人造ダイヤモンド（熱伝導率は銅の5倍）による封止と放熱、ガラス基板による大サイズ封止の反り問題。各材料の精製工程（例：ダイヤモンドウェーハの気相成長）や異種集積（シリコンとの結合方法）は長いエンジニアリングの地獄。

8. メモリ（HBM/DRAM/NAND）
計算能力にデータを供給する「血管」。HBMはTSV（シリコン貫通孔）と微凸点の積層に依存し、歩留まりは普通のDRAMより低い。さらに、AIトレーニングはHBMの不足からDRAM帯域とSSD容量の拡大へとシフトし、全体のストレージ体系の製造能力（特に韓国メーカーの資本支出ペース）が巨大モデルのパラメータ数の指数関数的増加に追いつかなくなっている。

9. ヘリウム
ウェーハ工場の「血液」。リソグラフィ、エッチング、気相堆積などのコア装置には高純度のヘリウムがキャリアガスや冷却媒体として必要。ヘリウムは天然ガスの伴生ガスから得られ、米国、カタール、ロシアが90％超を占め、再生不可。供給断絶は先進的な製造工程だけでなく、成熟工程のウェーハ歩留まりも崩壊させる。

10. 電力
これらすべての絶対的な天井。電力網の拡張には変圧器、高圧送電線、系統連結の承認が必要で、通常3〜5年かかる。AIクラスターの瞬間的な電力消費の変動は非常に大きく（例：トレーニング中の同期グラデーション更新時のピーク電力）、電力調整能力に厳しい課題をもたらす。冗長な電力容量がなければ、チップ、パッケージング、液冷が整っていてもキャビネットは電源を入れられない。

原文表示