2026年9月22日、フィラデルフィア・セミコンダクター・インデックスは上昇幅を4%に拡大し、12,398.17ポイントで取引を終えました。Gateのマーケットデータによると、エヌビディアの株価は2.3%上昇して$227.38に、ブロードコムは1.6%上昇、アドバンスト・マイクロ・デバイス（AMD）は9.95%上昇、ASMLは0.38%上昇、インテルは12.14%上昇しました。AMDは時価総額が初めて$1兆の大台を超え、アームは17.16%急騰しました。
市場心理の高まりの背後にあるのは、より深い産業ロジックの輪郭です。ベテランのチップ設計者でありハードウェアアナリストのMr. Bubbleは、Frictionless Podcastのインタビューで、AI計算インフラの中核的なボトルネックが、単にチップの計算能力を押し上げることから、先進的なパッケージング、システム間接続のレイテンシ、メモリ階層の管理へと移ってきていると述べました。先進プロセスのコストが急速に上昇する一方で、トランジスタ密度の伸びは限られており、従来のムーアの法則が経済面で課題に直面していると指摘しています。プロセスノードをさらに微細化するのではなく、複数のチップを先進パッケージングでつなぎ、単一の計算システムを作る動きがますます進んでいるのです。
この記事では、AIチップのサプライチェーンにおける価値の分配が、4つの次元――プロセスの経済性、パッケージング能力、インターコネクトのアーキテクチャ、メモリ階層――でどのように再編されつつあるのかを解き明かします。
プロセススケーリングの経済的課題と先進パッケージングの台頭
長年、マーケットはチップの進歩を、トランジスタ密度が2年ごとにおおむね2倍になるかどうかで測ってきました。しかし、この枠組みには深刻な課題があります。Mr. Bubbleは、先進プロセスノードへ移行するのに必要な設備投資（キャピタル・エクスペンディチャー）が、数十億ドル規模にまで膨らんだ一方で、トランジスタ密度の改善は15%〜20%程度にとどまるかもしれない――「トランジスタの数を倍にすらできない」と述べました。
業界の対応は、この課題に対して「トランジスタを縮める」から「ダイ面積を広げる」へとシフトしています。先進パッケージングは複数のチップを1つの計算システムにつなげ、1つのチップのように論理的に機能させることを可能にします。このトレンドは、半導体サプライチェーン全体における価値の分配を再形成しています。
中国の情報産業開発センター（CCID）は、AIアクセラレータの受注が引き続き成長し、HBMスタックが12層以上へ進化することが後押しとなり、世界の先進パッケージング市場が2026年に581億ドルに到達すると予測しています。2030年には、市場規模は800億ドル近くに迫る見通しです。モルガン・スタンレーの計算も同じ方向性を示しています。2026年の世界先進パッケージング市場は約560億ドル〜580億ドルと見込まれており、OSAT/パッケージング・テスティングのバリューチェーン全体に占める割合が初めて50%を超えるのはこの時になります。その中でも、AI専用パッケージングのマージンは48%〜55%と高く、半導体のバリューチェーンで最も収益性が高いセグメントになるとされています。
2025年の第4四半期の決算説明会でASEは、AI導入による半導体需要と市場全体の回復を背景に、2026年の先進パッケージング／テスティング売上が16億ドルから32億ドルへ倍増すると見込んでおり、内訳は約75%がパッケージング、25%がテスティングだとしました。一方、TSMCは2025年の先進パッケージングの売上寄与が10%をわずかに上回ると述べています。同社は成長が自社平均を上回ると期待しており、先進パッケージングは2026年の売上の「10台（ティーンズ）」を占めるとしています。さらに、2026年の設備投資の約10%〜20%は、先進パッケージング、テスティング、フォトマスクの製造、その他のプロジェクトに配分される見込みです。
CoWoSの能力拡張と、需給ギャップの持続
TSMCのCoWoS能力拡張ペースは、先進パッケージングのボトルネックを観察するうえで重要な窓です。TrendForceのデータに基づけば、TSMCのCoWoS月間出荷は、2025年の約70,000枚のウェハーから、2026年末に向けて120,000〜140,000枚へと引き続き増加すると見込まれます。2027年の月間生産はさらに約200,000枚まで伸びる可能性があります。JPMorganの見通しはやや異なり、2026年末、2027年末、2028年末にそれぞれCoWoS月間能力が115,000枚、190,000枚、225,000枚に到達すると想定しています。
能力が急速に拡大しても、需給ギャップは残ります。サプライチェーン情報によると、エヌビディアはすでにTSMCに対して2026年分のCoWoS能力を800,000〜850,000枚分予約しており、当年の年間配分の半分以上を確保しています。上位顧客による大規模な能力消費の後、ブロードコム、AMD、クラウド顧客のカスタムチップ向けに利用可能なパッケージ資源は比較的タイトです。DIGITIMESは、TSMCのCoWoS能力に占めるCoWoS-Lの比率が2026年4四半期に約75%へ上昇し、新たな能力は主に大型のAIチップ向けに振り向けられると予想しています。
エヌビディアのロードマップの進化は、包装ボトルネックという現実の制約を直接反映しています。Mr. Bubbleが分析したとおり、エヌビディアは当初、Rubin Ultraアーキテクチャで4つのベアダイをパッケージする計画でした。しかしパッケージングの物理的な制約により、グループごとに2ベアダイのパッケージへ引き下げ、その後、そのようなパッケージグループをPCBで接続することを余儀なくされました。つまり、PCBメーカーが、計算インターコネクトのチェーンにおける新たなボトルネックになっています。数センチ離れたチップ同士が、1つのチップのように動作できるようにする必要があるからです。
CoWoSの引き締まりが続くことで、先進パッケージングのサプライエコシステム拡大も進んでいます。一部の後工程CoWoSの段階は、ASE/StatsChip、Amkor、JCETなどのOSATに徐々に移管されています。たとえば、ASE/StatsChip関連の月間能力は2026年の約30,000枚から2027年には約50,000枚へ増える見込みです。一方、Amkorは約20,000枚から約30,000枚へ増えると見込まれています。業界の構造は、TSMCが単一の地点で支配する形から、ウェハーファブ、OSAT、サブストレートメーカー、ディスプレイパネル企業を含む複数プレイヤーによる拡張モデルへと移行しています。
メモリ階層が再形成：HBMの後はフラッシュと3D DRAMへ競争が移る
AI推論がコンテキストウィンドウを128Kから100万トークン規模へ拡大するにつれ、メモリ容量には前例のない圧力がかかっています。しかしMr. Bubbleは現実的な分解案を提示しました。モデルの重みはHBMに維持し、大量の過去コンテキストが高価なHBM領域を占有する必要はない、という考え方です。低頻度のコンテキストは、より大容量で低コストなフラッシュストレージの階層へ移行できます。
メモリチップの需給ダイナミクスは、このトレンドがどれほど切迫しているかを裏づけています。IDCの予測によれば、2026年の世界DRAM供給は前年比で16%しか増えず、NAND供給は17%増となる一方、いずれも歴史平均を下回ります。需要の伸び率はそれぞれ45%と38%と見込まれています。その結果、需給ギャップは2027年上半期にかけて拡大し続けます。SK hynixは、自社の2026年分のHBM能力全量が2025年末までに、エヌビディアやAMDを含む主要顧客へ事前販売されていたことを明らかにしました。業界全体として「スポットプレミアム」現象が広く見られると言えます。
TrendForceのデータでは、2026年2四半期にDRAM業界の売上が前四半期比で59.5%増加しました。SK hynixの売上は前四半期比で37.9%増の385.9億ドル、シェアは24.9%でした。Micron Technologyの売上は前四半期比で65.5%増の360.0億ドルで、シェアは23.3%に上昇しました。韓国のSKグループ会長であるChoi Tae-wonは最近、チップ生産には構造的なボトルネックがあるため、世界的なメモリチップ不足は2030年まで続く可能性が高いと述べています。
より長期的には、技術の方向性は3D DRAM――ロジックチップの上にDRAMを直接ボンディングする方式――へ向かっています。物理距離を大幅に短縮することで、レイテンシを抑え、帯域幅を増やし、消費電力を下げられます。Hot Chips 2026では、d-MatrixがRaptor 3D-DRAMの生成推論アクセラレータを発表しました。1枚のカードには32GBの3D DRAMと、約100TB/sのメモリ帯域幅が搭載されており、送信される1ビットあたり必要なエネルギーは約0.37ピコジュールのみで済みます。このアーキテクチャでは、計算ロジックダイがDRAMの直上にスタックされます。各チップレットは4GBのメモリと約12.5TB/sの帯域幅を提供し、8枚のチップレットで1枚のカードを構成します。論文ベースの結果では、Raptorは複数の生成モデルにおいてHBM構成より推論スループットが4.71倍高く、またSRAM参照構成より2.44倍高いことが示されています。d-MatrixはRaptorのテープアウトを2026年末までに完了すると見込んでおり、すでにエヌビディアのNVLink Fusionエコシステムへ統合しています。
システムレベルの設計が新たな障壁に：チップからラックへ、パラダイム転換
Mr. Bubbleにとって、AI計算の基本単位はもはや単一のチップでも、単一のサーバーでもありません。ラック全体――場合によっては複数のラック――です。大規模モデルの学習および推論における並列化戦略では、クラスター効率を左右するのがチップ間のインターコネクトのスループットとレイテンシだからです。
エヌビディアは、NVL72システムとNVSwitchによって高帯域幅インターコネクトに対応しています。しかしスイッチは物理的なスペースを消費し、その分GPUに使える領域が減ってしまいます。Google TPUチームはまったく異なる道を選びました。ルーティングロジックの一部をチップの中に直接組み込み、チップ自体が疑似ルーターとして機能するようにしているのです。Scale-upの拡張領域は9,600チップにまで達しており、TPUの1枚あたりHBM構成がエヌビディアのGPUより低いのに、それでも大規模な学習を支えられる理由を説明しています。
インターコネクト技術は、銅ケーブルから光へとパラダイム転換を迎えつつあります。2026年3月、3つの半導体大手――AMD、ブロードコム、エヌビディア――は、Microsoft、Meta、OpenAIと共同で、光計算インターコネクトのマルチソース・プロトコルのワーキンググループを結成しました。中核ミッションは、汎用の光物理層と統一コンポーネントを開発し、従来の銅ケーブルを光ファイバーで置き換えることです。この計画では、標準がAIシステム内の縦方向の拡張接続と、ラック間の接続の双方をサポートします。最終的にはデータ転送速度は3.2 Tb/sに到達します。従来の独自で排他的な技術標準とは異なり、OCI仕様は「プロトコルに依存しない」設計思想に従っています。エヌビディアのNVLinkと、AMDおよびブロードコム主導のUALinkプロトコルの両方をサポートできます。
推論側では、「プリフィル（prefill）とデコーディング（decoding）の分離」が主流のアーキテクチャパラダイムとして浮上しています。Kimiのリファレンス設計では2つの段階を別々のノードに配置しており、このアーキテクチャは広く採用されています。プリフィル段階は計算負荷が重く、デコーディング段階はメモリ帯域幅への依存度が高いのが特徴です。分離して配置することで、システム全体の効率を大きく高められます。
ハードウェア層の長期価値：「レールを押さえる」ことは「列車に賭ける」より確実
Mr. Bubbleの投資ロジックは一貫しています。競合する最前線のAIラボに賭けるのではなく、ハードウェア、パッケージング、ストレージ、その他の中核コンポーネントを含む、重要なインフラ能力を保有する企業を持つほうが良い、という考え方です。このロジックは、直近の市場パフォーマンスによって裏づけられています。
2026年9月22日の引け（北京時間）時点で、Gateの株式市場データでは、Nvidiaが$227.38で取引され、前日比+2.30%でした。TSMCのADRは$445.14で+2.41%。Micron Technologyは$1,043.96で+2.77%。SK hynixのADRは$188.86で+0.73%。Intelは12.14%上昇し、AMDは9.95%上昇、時価総額が初めて$1兆の水準を超えました。
Nvidia 株価 出所：Gate 株式市場見積
Intel 株価 出所：Gate 株式市場見積
AMD 株価 出所：Gate 株式市場見積
JPMorganは2026年末、2027年末、2028年末におけるTSMCのCoWoS月間能力予想をそれぞれ115,000枚、190,000枚、225,000枚に引き上げ、CoWoSの不足が拡大していると指摘しました。Evercoreは、ブロードコムのエレクトロ吸収変調レーザー（EAM）能力が、2025年の約43百万ユニットから2026年には50百万ユニットへ増加すると予想しており、インターコネクト需要の構造的な成長を反映しているとしています。この3社はいずれも、Astera Labsの見解であるScale-upのシングルチップ・インターコネクト領域の増加、Marvellのコネクティビティ事業の成長率に関するガイダンス、あるいはインテルが業界全体のボトルネックとして先進パッケージングを重視している点――いずれの観点でも、同じ結論を指し示しています。インターコネクト、パッケージング、メモリが、AIインフラにおける新たな希少部品になりつつあるのです。
結論
AI計算インフラにおける競争の重心は、プロセスの微細化によって生まれる単発のブレークスルーから、パッケージング、インターコネクト、ストレージをまたいだシステムレベルでの連携へと移っています。ムーアの法則の経済性による課題は、計算の成長が止まることを意味するわけではありません。価値の分配が「最も先進的なプロセスノードを持つ側」から、「最も重要なボトルネックを握る側」へ移っているということです。先進パッケージング能力の不足、HBMの需給逼迫、フラッシュへのオフロード、3D DRAMの工業化見通し、そしてPCBとシステム・インターコネクトが新たにボトルネック位置に入ってきたこと――これらが、米国株の半導体投資における新たな主線を形成しています。
このトレンドを追う投資家にとっては、個々のターゲットの短期的な変動を追うよりも、チップからラックまでの物理的な積層ロジックを理解することのほうが重要になるかもしれません。Mr. Bubbleが言うように――「レールを所有する人々のほうが、列車を作る企業よりも長期では価値が高い」。
FAQ
Q1: 先進パッケージングが「新しいムーアの法則」と呼ばれるのはなぜですか？
従来のムーアの法則は、フォトリソグラフィの微細化によってトランジスタ密度を高めます。しかし先進プロセスに必要な設備投資（CAPEX）は、数十億ドル規模まで膨らんでいます。一方で密度改善は15%〜20%にとどまる可能性があります。先進パッケージングは複数のチップを統合システムとしてつなぎ、「トランジスタを縮める」のではなく「ダイ面積を広げる」を用いることで、より経済的に実現可能な計算拡大の道筋になります。
Q2: HBMの後に続くストレージ技術の方向性は？
短期的には、フラッシュのオフロードが、大規模な推論コンテキストを載せるための実務的な解決策です。中期的には、ロジックチップの上にDRAMを垂直にボンディングすることで、レイテンシを低減し、帯域幅を増やし、消費電力を下げることが期待される3D DRAMが有力です。d-MatrixのRaptorはHot Chips 2026で100TB/s超の帯域幅を持つ3D-DRAMソリューションを実証しており、2026年末までにテープアウト完了が見込まれています。
Q3: なぜPCBメーカーがAIチップの新たなボトルネックになりつつあるのですか？
1つのパッケージでより多くのベアダイを収容できない場合、チップには高速なインターコネクトをPCBを通じて実装する必要があります。エヌビディアのRubin Ultraは、4ベアダイのパッケージから、2ベアダイを二重パッケージする設計へと段階を下げました。2つのパッケージグループ間の信号整合性の伝送は、PCBメーカーのプロセス能力に依存します。これによりPCBは、受動的なコネクタから、計算拡大のペースを制限する能動的なボトルネックへと変わります。
Q4: GPUsの後、AIチップ投資家はどの分野に注目すべきですか？
パッケージング：CoWoSの能力拡張の恩恵を受ける企業、ならびにOSATで業務を担う企業に注目。インターコネクト：光インターコネクト（OCI）標準の展開を支える参加企業に注目。ストレージ：HBM供給元、初期段階の3D DRAM技術のイノベーター、フラッシュコントローラ設計者に注目。システムレベル：ラック単位の設計能力で先導する企業に注目。
Q5: 現在の米国半導体セクターのバリュエーションは妥当ですか？
9月22日（北京時間）時点で、フィラデルフィア半導体指数は12,398.17です。TSMC ADRのP/E（TTM）は約33倍です。AI計算インフラはまだ構造的な拡大サイクルの途中にあるため、先進パッケージングおよびHBMの需給ギャップは2027年以降も継続する見通しであり、主要企業の利益成長が現在のバリュエーションを吸収する可能性があります。とはいえ投資家は、輸出規制、地政学的要因、そして能力拡張の立ち上がりが想定より遅くなる可能性といった潜在リスクにも注視すべきです。
