"Hukum Tao" versi V2 telah tiba, peluang baru apa yang akan dihadapi rantai industri semikonduktor?

Baru-baru ini, berdasarkan makalah yang dipublikasikan di ChinaXiv, platform pracetak makalah ilmiah dari Akademi Ilmu Pengetahuan Tiongkok, He Tingbo, direktur Huawei dan presiden divisi bisnis semikonduktor, merilis versi V2 dari "A time scaling theory for multi-layer electronic systems" (Teori Penskalaan Waktu untuk Sistem Elektronik Multi-Lapis, yang dikenal dalam industri sebagai "Hukum Tau (τ)").

Dibandingkan dengan versi V1 yang dirilis pada 25 Mei, makalah baru ini mempertahankan kerangka teoretis asli, tetapi menambahkan banyak detail implementasi teknik, data pengukuran aktual, dan peta jalan evolusi produk, yang selanjutnya memvalidasi kelayakan "Hukum Tau (τ)" sebagai prinsip baru yang memandu pengembangan industri semikonduktor.

Makalah versi V2 dari "Hukum Tau (τ)" telah menarik banyak perhatian sejak dirilis. Pada saat penulisan, jumlah klik telah melebihi 270.000, dan jumlah unduhan telah melampaui 55.000.

Dari perspektif peluang investasi, laporan penelitian institusional menyatakan bahwa rantai alat EDA (Electronic Design Automation) sangat penting untuk mempromosikan pelipatan logis. Rantai alat EDA adalah peluang peningkatan terbesar dalam pelipatan logis. Selain itu, produsen di segmen seperti kemasan canggih, wafer, dan peralatan pengujian diharapkan dapat memperoleh manfaat.

Mengungkap Data Pengukuran Aktual Chip Kirin Baru

"Hukum Tau (τ)" mengusulkan untuk menggantikan "penskalaan geometris" dengan "penskalaan waktu (τ)" sebagai prinsip panduan baru untuk evolusi semikonduktor dan sistem elektronik - melalui teknologi inovatif seperti pelipatan logis, terus-menerus memperpendek penundaan propagasi sinyal, dan terus meningkatkan kepadatan transistor, sehingga memungkinkan evolusi berkelanjutan dari semikonduktor dan sistem elektronik.

Menurut makalah versi V2, dibandingkan dengan baseline desain planar tradisional yang digunakan oleh chip Kirin 9030 Pro tahun 2025, Kirin 2026 mengadopsi pelipatan logis, dan di bawah simpul proses yang sama, kepadatan transistor meningkat dari 155MTr/mm² menjadi 238MTr/mm². Peningkatan ini sebelumnya membutuhkan tiga tahun penskalaan geometris untuk dicapai; di bawah tegangan suplai 1,1V, frekuensi utama Kirin 2026 juga meningkat 13% menjadi 3,1GHz. Dibandingkan dengan Kirin 9030 Pro, di bawah suhu 25°C dan target kinerja yang sama, Kirin 2026 dapat menurunkan tegangan suplai dari 1,1V menjadi 0,9V, dan konsumsi daya yang dinormalisasi turun menjadi 0,59, yaitu pengurangan daya sebesar 41%.

Pada bulan Mei tahun ini, He Tingbo mengatakan dalam sebuah wawancara dengan media bahwa di bawah "Hukum Tau (τ)", evolusi chip dapat memiliki perkembangan "akselerasi". Musim gugur ini, Huawei akan merilis chip Kirin ponsel baru, yang merupakan "chip τ" lengkap pertama.

Makalah versi V2 memprediksi bahwa dalam sepuluh tahun ke depan, pelipatan logis diharapkan akan berevolusi dari pelipatan jalur kritis lokal menjadi pelipatan multi-lapis yang komprehensif - setiap kemasan akan mengintegrasikan tiga, empat, atau bahkan lebih lapisan aktif. Dari tahun 2026 hingga 2035, kepadatan transistor diperkirakan akan bergerak menuju 400MTr/mm² dan seterusnya.

Pada saat yang sama, pelipatan logis memungkinkan chip Kirin untuk secara signifikan meningkatkan frekuensi inti CPU, dan membuka jalan untuk mencapai 4GHz dan frekuensi yang lebih tinggi.

"Hukum Tau (τ)" Menyediakan Jalur Baru untuk Basis Daya Komputasi AI yang Efisien

Makalah versi V1 dari Hukum Tau menyebutkan bahwa antara Mei 2020 dan Mei 2026, semikonduktor Huawei merancang dan mengimplementasikan produksi massal 381 chip. Chip-chip ini melayani bidang ponsel, kecerdasan buatan, otomotif, industri, dan infrastruktur. Di seluruh portofolio produk, strategi penskalaan τ terus divalidasi.

"Hukum Tau (τ)" juga berlaku di bidang kecerdasan buatan. Makalah versi V2 menjelaskan penskalaan τ di pusat data AI. Penskalaan τ di tingkat AI diimplementasikan melalui tiga lapisan yang bekerja bersama: arsitektur sistem (bus terpadu), interkoneksi optik Hi-ONE, dan rekonfigurasi topologi kemasan itu sendiri (pelipatan 3D). Makalah versi V2 menambahkan diagram skematik untuk lebih menjelaskan pembagian kerja dan sinergi dari tiga teknologi: bus terpadu, Hi-ONE, dan pelipatan 3D.

He Tingbo memprediksi dalam makalahnya bahwa sekitar tahun 2030, Ascend 990 akan memperkenalkan pelipatan logis ke domain akselerator AI. Menurut jalur pengembangan ini, diharapkan integrasi perangkat keras akan meningkat lebih dari 100 kali lipat pada tahun 2035, dan efek reduksi τ akan mencakup setiap lapisan tumpukan, tidak hanya terkonsentrasi pada tingkat perangkat.

Laporan penelitian dari CSC Financial Securities menyatakan bahwa nilai inti dari "Hukum Tau (τ)" Huawei dalam desain chip AI adalah memenuhi kebutuhan mendesak akan efisiensi daya tinggi dan kepadatan komputasi tinggi yang dipicu oleh ledakan daya komputasi AI melalui inovasi arsitektur sistemik, bukan hanya mengandalkan penskalaan proses. Untuk infrastruktur daya komputasi AI, "Hukum Tau (τ)" menjawab masalah inti dari tekanan besar dalam pemindahan data dan biaya energi tinggi di era model besar, menyediakan jalur pengembangan berkelanjutan untuk membangun basis daya komputasi AI yang hijau dan efisien.

Lembaga Menyatakan Rantai Alat EDA adalah Peluang Peningkatan Terbesar

Dari perspektif peluang investasi, alat EDA saat ini dikembangkan untuk era desain planar, dan lembaga optimis terhadap rantai alat EDA. Laporan penelitian dari BOCOM International menyatakan bahwa kendala utama yang dihadapi oleh promosi pelipatan logis secara menyeluruh berasal dari rantai alat EDA. Alat EDA saat ini lahir di era desain chip dua dimensi, dan persyaratan pelipatan logis sangat berbeda. Rantai alat EDA adalah peluang peningkatan terbesar dalam pelipatan logis.

Selain itu, analis mengatakan bahwa implementasi pelipatan logis sangat bergantung pada kemasan canggih. Laporan penelitian dari Central China Securities menyatakan bahwa pelipatan logis dapat secara signifikan meningkatkan kinerja chip. Pelipatan logis perlu didasarkan pada teknologi kemasan canggih seperti integrasi 2.5D/3D, ikatan hibrida, TSV (Through-Silicon Via), dan Chiplet. Kemasan canggih akan menjadi tautan inti yang memengaruhi kinerja chip, dan diharapkan dapat mendorong pertumbuhan pesat dalam permintaan peralatan kemasan dan pengujian canggih. Pabrik wafer yang mendukung arsitektur pelipatan logis diharapkan dapat mempercepat pelepasan kapasitas. Disarankan untuk memperhatikan peluang investasi dari produsen kemasan canggih domestik, pabrik wafer, dan produsen peralatan semikonduktor.

Lembaga memprediksi bahwa segmen PCB (Printed Circuit Board) diharapkan dapat memperoleh manfaat dari evolusi Hukum Tau. Laporan penelitian dari Chasing Securities menyatakan bahwa PCB, sebagai komponen interkoneksi elektronik kunci, selain menyediakan koneksi listrik, juga membawa fungsi transmisi sinyal digital dan analog, pasokan daya, dan transmisi serta penerimaan sinyal RF dan gelombang mikro. Evolusi "Hukum Tau (τ)" diharapkan dapat lebih mendorong pengembangan industri PCB ke arah kelas atas, memperkuat tren interkoneksi kepadatan tinggi, mempercepat adopsi teknologi seperti VPD (Vertical Power Delivery) dan penyematan, serta meningkatkan nilai tambah produk PCB dan hambatan kompetitif industri.

(Editor: Wenjing)

Kata Kunci:

Semikonduktor