Skala waktu sebagai jalur baru, Huawei dianggap telah melanjutkan Hukum Moore.

Lihat Asli
BlockBeatNews
Huawei mengusulkan Hukum Skala τ, chip Kirin akan pertama kali menggunakan LogicFolding musim gugur ini
Huawei mengusulkan Hukum Skala τ di ISCAs, yang menganjurkan penggantian skala geometris dengan skala waktu, menggabungkan optimisasi perangkat, LogicFolding, arsitektur paralel, dan UnifiedBus untuk mencapai lonjakan lintas lapisan. Telah memproduksi 381 chip, diperkirakan pada tahun 2031 chip kelas atas akan mencapai kepadatan transistor setara proses 14Å, dan chip Kirin akan pertama kali menggunakan LogicFolding.
Halaman ini mungkin berisi konten pihak ketiga, yang disediakan untuk tujuan informasi saja (bukan pernyataan/jaminan) dan tidak boleh dianggap sebagai dukungan terhadap pandangannya oleh Gate, atau sebagai nasihat keuangan atau profesional. Lihat Penafian untuk detailnya.
  • Hadiah
  • Komentar
  • Posting ulang
  • Bagikan
Komentar
Tambahkan komentar
Tambahkan komentar
Tidak ada komentar
  • Disematkan