Noticias de Biki, la cadena pública AI+ZK Polyhedra anunció que completó la optimización del marco Expander la semana pasada. Las mejoras clave incluyen: la finalización de la integración de extremo a extremo del Prover GPU con el marco Expander, el Prover ahora puede cambiar sin problemas entre los modos de ejecución de CPU y GPU a través de variables de entorno, logrando una aceleración GPU transparente sin configuración adicional; optimización de primitivos aritméticos FPGA para dispositivos Versal HBM, incluidos sumadores y multiplicadores de los campos M31Ext3, Goldilocks y BN254, maximizando el rendimiento y minimizando la latencia mediante el uso de memoria de alto ancho de banda, sentando las bases para la generación de pruebas de aceleración de hardware completo en FPGA; pruebas de referencia sobre el núcleo aritmético preliminar para verificar la corrección funcional y la escalabilidad del rendimiento.
Esta página puede contener contenido de terceros, que se proporciona únicamente con fines informativos (sin garantías ni declaraciones) y no debe considerarse como un respaldo por parte de Gate a las opiniones expresadas ni como asesoramiento financiero o profesional. Consulte el Descargo de responsabilidad para obtener más detalles.
Polyhedra ha completado la optimización del marco Expander, mejorando el rendimiento y la fiabilidad.
Noticias de Biki, la cadena pública AI+ZK Polyhedra anunció que completó la optimización del marco Expander la semana pasada. Las mejoras clave incluyen: la finalización de la integración de extremo a extremo del Prover GPU con el marco Expander, el Prover ahora puede cambiar sin problemas entre los modos de ejecución de CPU y GPU a través de variables de entorno, logrando una aceleración GPU transparente sin configuración adicional; optimización de primitivos aritméticos FPGA para dispositivos Versal HBM, incluidos sumadores y multiplicadores de los campos M31Ext3, Goldilocks y BN254, maximizando el rendimiento y minimizando la latencia mediante el uso de memoria de alto ancho de banda, sentando las bases para la generación de pruebas de aceleración de hardware completo en FPGA; pruebas de referencia sobre el núcleo aritmético preliminar para verificar la corrección funcional y la escalabilidad del rendimiento.