تفكر Samsung Electronics في الاستعانة بمصممين خارجيين لإنجاز “تصميم الواجهة الخلفية” لرقاقة إدخال/إخراج TPU من Google المعتمدة على 2nm

تدرس Samsung Electronics إمكانية الاستعانة بمصممين خارجيين للقيام بأعمال “تصميم الواجهة الخلفية” لرقاقة إدخال/إخراج (I/O) الخاصة بوحدة المعالجة المعتمدة على 2nm من Google (TPU). وتستكشف الشركة شركاء محتملين للمساعدة، إذ أدت زيادة طلبات صِناعة الرقائق إلى إجهاد قوتها العاملة الداخلية.
ووفقاً لمصادر صناعية متعددة في 15 يوليو، قامت Samsung Electronics مؤخراً باستطلاع آراء شركاء حلول التصميم (DSPs) لديها بشأن الطلب على مشروع تصميم للواجهة الخلفية يتضمن رقاقة إدخال/إخراج من TPU الجيل العاشر من Google المعتمدة على 2nm، والمشفرة باسم “Icefish”.
تُعد TPU مُسرّعاً ذكياً اصطناعياً (AI) حصرياً لدى Google، ويُستخدم لتشغيل نماذج Google للذكاء الاصطناعي، بما في ذلك Gemini. وتفيد التقارير بأن Google تقوم بتصميمٍ مشترك لرقاقة TPU من الجيل العاشر مع MediaTek، وتخطط لبدء الإنتاج الضخم في وقت مبكر من عام 2028.
تتألف TPU من معالج حوسبة ورقاقة إدخال/إخراج. ومن المتوقع تصنيع معالج الحوسبة بواسطة TSMC باستخدام عملية 1.4nm، في حين ستقوم Samsung Electronics بتصنيع رقاقة إدخال/إخراج TPU باستخدام عملية 2nm. وتتعامل رقاقة الإدخال/الإخراج مع نقل البيانات بين معالج الحوسبة وذاكرة النطاق العالي (HBM).
تحول DSPs تصاميم شرائح العملاء إلى تصاميم قابلة للتصنيع ومُحسنة لمرافق التصنيع التابعة لـ Samsung Electronics. تُعرف هذه العملية باسم “تصميم الواجهة الخلفية”. وتتضمن خطوات مثل وضع وتوجيه دوائر المنطق للتنفيذ المادي على الشريحة، وتصميم دوائر الاختبار، والتحقق من التصميم. وتدرس Samsung Electronics ما إذا كانت ستستعين بمصممين خارجيين لإنجاز بعض هذا العمل أو كله، أو ستتعامل معه داخلياً.
وبالنسبة لرقاقة Tesla ذاتية القيادة المعتمدة على 2nm، تولت Samsung Electronics إنجاز تصميم الواجهة الخلفية باستخدام موظفيها. إلا أنه يُقال إن الشركة واجهت مؤخراً نقصاً في الموظفين المتاحين في ظل طفرة الطلب على عملية 2nm لديها.
ويُقال إن Samsung Electronics قد أمنت مؤخراً عملاء من فئة 2nm إضافيين إلى جانب Google وTesla، هما Anthropic وDeepX. وقال مصدر صناعي: “إن بعض الطلبات التي لا تستطيع TSMC، منافس Samsung في سوق 2nm، استيعابها بسبب قيود السعة تتدفق إلى Samsung Electronics”.
يتم حالياً تداول ADTechnology وGaonchips كمرشحين محتملين لشركاء الاستعانة في تصميم الواجهة الخلفية. وتستعد الشركتان لتنفيذ مشاريع 2nm أو تنفذانها بالفعل باستخدام تكنولوجيا العملية نفسها مثل TPU التابعة لـ Google.
ومع ذلك، لم تُظهر الشركتان حماساً قوياً بشكل خاص. إذ إنهما منخرطتان بالفعل في مشاريع كبيرة، ويُعد تصميم الواجهة الخلفية في الأساس عقد خدمة بقيمة مضافة محدودة. وبدلاً من ذلك، تفضّلان مشاريع الدوائر المتكاملة الخاصة بالتطبيقات (ASIC)، حيث تشرفان على العملية كاملة بدءاً من التصميم وحتى مرحلة tape-out. ومع ذلك، تفيد التقارير بأنهما تميلان إلى تنفيذ أجزاء محدودة من العمل بهدف بناء سجل إنجاز في مشاريع 2nm متقدمة لشركة تكنولوجية كبرى.
وبالرغم من اختلاف الأرقام باختلاف تكنولوجيا العملية وشروط التعاقد، فإن مشاريع تصميم الواجهة الخلفية تكون عموماً بقيمة عشرات مليارات الوون الكوري، في حين تبلغ مشاريع ASIC عادةً مئات مليارات الوون. وبالنسبة لمشاريع ASIC التي تضمن إيرادات الإنتاج الضخم، قد تتوسع قيمة العقد إلى تريليونات الوون.
يركز ADTechnology حالياً على مشروع “ADP620”، وهو وحدة معالجة مركزية (CPU) معتمدة على 2nm. وبناءً على هذا المشروع، تهدف الشركة إلى تجاوز 1 تريليون وون كوري من الإيرادات السنوية بين عامي 2028 و2029.
كما تستعد Gaonchips أيضاً للمشاركة في مشروع “K-On-Device AI” التابع لوزارة التجارة والصناعة والطاقة، والذي تبلغ قيمته نحو 800 مليار وون. وتخطط الشركة لتطوير شريحة معتمدة على 5nm للأنظمة المتقدمة لمساعدة السائق (ADAS) بالتعاون مع Hyundai Motor وشركاء آخرين.
بالإضافة إلى ADTechnology وGaonchips، يُذكر أيضاً Alphachips كمتعاقد محتمل. وتفيد التقارير بأن الشركة تنظر إلى مشروع TPU من Google بوصفه محركاً للنمو، وأنها أكثر ميلاً إلى المشاركة.