قد يخفف معيار SPHBM4 مشكلات الاختناق في التغليف المتقدم للذكاء الاصطناعي، بما يعود بالنفع على صناعة الركائز

في 3 يوليو، نشرت مؤسسة SemiAnalysis للأبحاث المستقلة في مجال أشباه الموصلات والذكاء الاصطناعي مقالاً ذكرت فيه أن JEDEC أعلنت معيار SPHBM4 الأسبوع الماضي، وهو معيار حزمة ذاكرة عالية النطاق الترددي JESD330-4. تستخدم SPHBM4 مكدس DRAM نفسه الخاص بـ HBM4، لكنها تستبدله بشرائح عازلة مختلفة، بهدف تحقيق تجميع HBM ضمن تغليف قياسي وتخفيف الاختناقات في التغليف المتقدم للذكاء الاصطناعي. تتمثل فكرة SPHBM4 في تقليل الاعتماد بشكل كبير على التغليف المتقدم المكلف والمحدود التوريد، مع الحفاظ على أداء HBM4. وتُعد SPHBM4 دفعة كبيرة لصناعة الركائز. فمن ناحية، يجب أن تبقى ذاكرة HBM التقليدية قريبة جداً من وحدات معالجة الرسوميات (GPU) لأن الإشارات المتوازية على نطاق واسع تتدهور بسرعة مع المسافة؛ إلا أن SPHBM4 تستخدم قنوات تسلسلية عالية السرعة، ما يتيح وضع الذاكرة على بُعد يصل إلى 20 ملليمتراً، وهو ما سيزيد بشكل كبير إجمالي مساحة المواد المطلوبة للركائز لكل شريحة مع توسع مساحة التغليف. ومن ناحية أخرى، فإن إشارات بسرعة 32 جيجابت في الثانية تمر مباشرة عبر الركائز العضوية ستزيد التعقيد الكهربائي، وستدفع SPHBM4 إلى استخدام ركائز ABF متقدمة وعالية الكثافة بعدد طبقات يتجاوز 20 إلى 28 طبقة، إضافة إلى ركائز زجاجية في المستقبل. وذكرت أن SPHBM4 ستنقل العبء الهندسي المعقد لرقائق الذكاء الاصطناعي من تركيبة «الوسيط السيليكوني + ركيزة ABF» إلى ركائز ABF فائقة الاتساع وعالية الطبقات، بل وستمهد لتبني ركائز الزجاج بشكل أبكر، مشيرةً إلى أن «ازدهار الركائز لا يزال في بدايته فقط».
شاهد النسخة الأصلية
قد تحتوي هذه الصفحة على محتوى من جهات خارجية، يتم تقديمه لأغراض إعلامية فقط (وليس كإقرارات/ضمانات)، ولا ينبغي اعتباره موافقة على آرائه من قبل Gate، ولا بمثابة نصيحة مالية أو مهنية. انظر إلى إخلاء المسؤولية للحصول على التفاصيل.
  • أعجبني
  • تعليق
  • إعادة النشر
  • مشاركة
تعليق
إضافة تعليق
إضافة تعليق
لا توجد تعليقات
  • مُثبت