لقد عانى العالم من DRAM لفترة طويلة

حاليًا، تواجه مراكز البيانات أزمة جديدة - ليست نقصًا في قوة الحوسبة، بل ارتفاع تكلفة الذاكرة.

في السنوات الأخيرة، مع التوسع السريع في نطاق أعمال الذكاء الاصطناعي مثل استنتاج النماذج الكبيرة، وقواعد البيانات في الذاكرة، والحوسبة عالية الأداء، تقترب مراكز البيانات من نقطة حرجة في موارد الذاكرة. لقد أصبحت DRAM، التي كانت في السابق مكونًا أساسيًا في الخوادم، المورد البنية التحتية الأغلى والأكثر ندرة، حيث أصبح ارتفاع الأسعار وجمود العرض عاملين رئيسيين يحدان من وتيرة نشر قدرات الحوسبة للذكاء الاصطناعي.

وفقًا لبيانات تتبع من Counterpoint Research، ارتفع سعر ذاكرة DIAM سعة 64 جيجابايت بمقدار 3.5 مرة بين الربع الثالث من عام 2025 والربع الأول من عام 2026، ولم يبلغ الارتفاع ذروته بعد - ومن المتوقع أن يصل إجمالي الزيادة إلى 5 مرات بحلول الربع الثالث من عام 2026.

بيانات TrendForce أكثر وضوحًا: في الربع الأول من عام 2026، بلغت الزيادة الفصلية في أسعار عقود DRAM ما بين 93% و98%، مما أدى إلى ارتفاع إيرادات صناعة DRAM العالمية بنسبة 81% على أساس فصلي لتصل إلى 97 مليار دولار أمريكي. في الربع الثاني، لم يتوقف الاتجاه الصاعد، ومن المتوقع أن ترتفع أسعار العقود بنسبة تتراوح بين 58% و63%.

إشارات السوق الفوري أكثر وضوحًا: يتراوح سعر الوحدة الفوري لـ DDR5 RDIMM من فئة الخوادم حاليًا بين 27 و37 دولارًا أمريكيًا لكل جيجابايت، وبناء مجموعة ذاكرة بسعة 12 تيرابايت فقط، تبلغ تكلفة شراء أجهزة DRAM الخام ما يقرب من 500,000 دولار أمريكي.

أزمة DRAM تتفاقم بالكامل

جذر عاصفة ارتفاع الأسعار هذه يكمن في استمرار استهلاك HBM لقدرة إنتاج DRAM.

وفقًا للبيانات ذات الصلة، مع الانفجار في الطلب على الذاكرة عالية النطاق الترددي للتدريب والاستنتاج في الذكاء الاصطناعي، ارتفعت حصة HBM من قدرة إنتاج رقائق DRAM من 2% في عام 2020 إلى 25% المقدرة في عام 2026. تعمل الشركات المصنعة الثلاث الكبرى - سامسونج، SK هاينكس، وميكرون - على توجيه قدراتها الإنتاجية عالية الجودة نحو HBM ذو الهامش المرتفع، حيث بلغت نسبة إنتاج HBM إلى إجمالي إنتاج DRAM في الفترة من 2025 إلى 2027 حوالي 18% و22% و30% على التوالي. تستهلك رقاقة HBM الواحدة قدرة إنتاج تعادل حوالي ثلاث رقائق DDR5، وتقوم الشركات المصنعة الثلاث بتقليل الطلبات منخفضة الهامش للهواتف المحمولة وأجهزة الكمبيوتر الشخصي، مع توجيه القدرة الإنتاجية بالكامل نحو الذكاء الاصطناعي. بالنظر إلى أن موفري الخدمات السحابية فائقي الحجم يقومون أيضًا بإبرام عقود طويلة الأجل لتأمين إنتاج الرقائق المستقبلية مسبقًا، مما يضغط أكثر على عرض DRAM القياسي الموجه للخوادم.

وجمود جانب العرض يحدد صعوبة تخفيف النقص على المدى القصير.

تعتمد عمليات تصنيع DRAM المتقدمة بشكل كبير على آلات الطباعة الحجرية EUV، حيث يبلغ سعر الآلة الواحدة حوالي 200 مليون دولار أمريكي، ويصل استثمار مصنع الرقائق الحديث إلى عشرات المليارات من الدولارات، حتى في أفضل الظروف، تستغرق دورة البناء عدة سنوات. سرعة توسيع القدرة الإنتاجية لا تواكب خطى نمو الطلب على الذكاء الاصطناعي.

تتوقع جيفريز أن نمو عرض بتات التخزين العالمية في عام 2026 سيكون فقط 7% إلى 8% إذا تم استبعاد تأثير الشركات المصنعة المحلية. قد يصل إجمالي النقص في DRAM و NAND معًا إلى حوالي 150,000 إلى 200,000 رقاقة شهريًا. في تقرير أرباح الربع الثالث من السنة المالية 2026، ذكرت ميكرون أنه على الرغم من أن العرض الصناعي قد يتحسن تدريجيًا في عام 2028، إلا أنه لا يزال من الصعب تحديد متى سيلحق عرض التخزين بالطلب المتزايد باستمرار.

بالإضافة إلى ذلك، انتشر الضغط بالفعل من مراكز البيانات إلى نهاية المستهلك.

أعلنت Asha Sharma، الرئيس التنفيذي لـ Xbox، علنًا أن تكاليف الذاكرة ارتفعت حوالي خمس مرات خلال العامين الماضيين، مما أدى مباشرة إلى عدم قدرة الشركة على إنتاج عدد كافٍ من وحدات التحكم في الألعاب لتلبية الطلب في السوق. كما أعلنت آبل عن زيادات متتالية في أسعار iPhone و Mac و iPad.

صرح فريق المحللين في مورجان ستانلي بقيادة Shawn Kim بشكل مباشر أن ارتفاع أسعار الذاكرة وندرة العرض يتحولان إلى مخاطر شاملة على الاقتصاد الرقمي، "من اختناقات البنية التحتية للذكاء الاصطناعي إلى هوامش أرباح الأجهزة، وقدرة الأجهزة على التحمل، وتكاليف السحابة، والتضخم، وحتى السياسات".

في قائمة مكونات الخوادم، يعتبر تغير حصة DRAM أكثر وضوحًا. في عام 2023، شكلت DRAM حوالي 50% من تكلفة الخادم الكاملة؛ بحلول منتصف عام 2026، ارتفعت هذه النسبة إلى 60% إلى 90%، بمتوسط حوالي 75%. لم ينخفض سعر وحدة المعالجة المركزية (CPU)، لكن في ظل ارتفاع أسعار الذاكرة، يبدو زيادة سعر CPU ضئيلة.

والأكثر سخرية هو أن الذاكرة التي تم شراؤها بتكلفة عالية لا يتم استخدامها بكفاءة - تظهر بيانات الاختبار الفعلية من الشركات فائقة الحجم مثل Meta أن حوالي نصف سعة الذاكرة فقط في مراكز البيانات تحمل "بيانات ساخنة" نشطة، بينما تشغل كميات كبيرة من البيانات الباردة موارد DRAM باهظة الثمن لفترات طويلة.

في مواجهة غلاء وندرة DRAM، بدأ لاعبو الصناعة في البحث عن مسارات بديلة - لم يعد الاستثمار في الأجهزة فقط، بل استخدام الوسائل التقنية لتقليل الاعتماد على DRAM.

AMD: الجدولة المتوقعة بالذكاء الاصطناعي تجعل الفلاش "يختبئ" كذاكرة

اختارت AMD المسار البرمجي الأخف.

في يونيو 2026، أعلنت AMD عن استحواذها على شركة تحسين الذاكرة MEXT، وهدفها الأساسي هو تقديم تقنية تقسيم الذاكرة المدعومة بالذكاء الاصطناعي، لنقل البيانات الباردة من DRAM باهظة الثمن إلى فلاش NAND منخفض التكلفة، لتحقيق توسع منخفض التكلفة في سعة الذاكرة الفعالة.

يُذكر أن MEXT تأسست في عام 2023، وفريق التأسيس له خلفية قوية - كان المؤسس المشارك والرئيس التنفيذي Gary Smerdon سابقًا كبير مسؤولي الإستراتيجية والمنتجات في Fusion-io، وكان رائدًا في تسويق تخزين الفلاش على نطاق واسع، وكانت آبل ومنصات ميتا من عملائه الرئيسيين منذ أكثر من عقد.

استجابة لاختناقات كفاءة الذاكرة، أطلقت MEXT تقنية تقسيم الذاكرة (Memory Tiering) القائمة على الذكاء الاصطناعي. تقوم هذه التقنية بنقل البيانات منخفضة التردد من DRAM باهظة الثمن إلى فلاش NAND الذي تكلفة وحدته أقل بكثير، دون التأثير على تشغيل التطبيقات.

المنتج الأساسي لـ MEXT هو محرك الذاكرة المتوقع (Predictive Memory Engine)، وهو نظام تقسيم ذاكرة يعتمد بالكامل على البرامج: يقوم بمراقبة أنماط وصول التطبيقات بشكل مستمر على مستوى الصفحة، وينقل تلقائيًا البيانات الباردة منخفضة التردد إلى فلاش NAND - حيث تبلغ تكلفة كل بت في الفلاش حوالي 1/55 من DRAM؛ وفي الوقت نفسه، يتعلم أنماط وصول أعباء العمل من خلال نموذج الذكاء الاصطناعي للتنبؤ بصفحات البيانات التي سيتم استدعاؤها، ويقوم بجلبها مسبقًا إلى DRAM قبل أن يطلبها التطبيق، مما يسمح للبرنامج بقراءة البيانات كما لو كان يصل مباشرة إلى الذاكرة الرئيسية، مما يضمن عدم تأثر الأداء.

المصدر: Nextplat

الآلية بأكملها شفافة تمامًا لنظام التشغيل والتطبيقات العلوية، ولا تتطلب تعديل أي كود عمل، ولا تحتاج إلى أجهزة متخصصة جديدة، ويمكن نشرها في دقائق.

تظهر البيانات الرسمية أن هذا الحل يمكن أن يزيد سعة الذاكرة الفعالة للنظام بمقدار 2 إلى 4 مرات، ويخفض التكلفة الإجمالية للبنية التحتية بنحو 50%. في سيناريوهات نموذجية مثل قاعدة بيانات Neo4j البيانية، ومحاكاة EDA، وعرض الأفلام، يمكن لتكوين بنسبة 1:1 من DRAM إلى الفلاش تحقيق حوالي 95% من إنتاجية تكوين DRAM الخالص، ولكن بتكلفة أقل بشكل كبير.

أجرت MEXT سابقًا اختبارات مقارنة على خوادم Dell ومثيلات AWS السحابية:

صورة مقارنة لأجهزة Dell / AWS مع وبدون ذاكرة موسعة من MEXT (المصدر: Nextplat)

عروض استخدام ذاكرة موسعة من MEXT مع نسب ذاكرة إلى فلاش 1:1 و 1:3 لأداء وفعالية تكلفة قاعدة بيانات Neo4j البيانية:

المصدر: Nextplat

على الرغم من أن فكرة MEXT ليست ثورية - تقسيم الذاكرة ونقل البيانات الباردة إلى وسائط تخزين أرخص هي مفاهيم موجودة منذ فترة طويلة. لكن التقنيات السابقة لم تنجح في الانتشار على نطاق واسع في مراكز البيانات، والمفتاح يكمن في عدم دقة خوارزميات التنبؤ. بمجرد أن يكون التنبؤ خاطئًا، عندما يحتاج البرنامج إلى بيانات، يجب نقلها من الفلاش إلى DRAM، مما يكشف عن التأخير ويكون فقدان الأداء غير مقبول.

اخترقت MEXT هذه المشكلة باستخدام نموذج الذكاء الاصطناعي للقيام بهذه المهمة. يقوم محرك الذاكرة المتوقع بتحليل أنماط وصول الذاكرة باستمرار، ويستخدم الذكاء الاصطناعي لتحديد صفحات البيانات التي من المرجح استخدامها بعد ذلك، ثم يقوم بنقل البيانات بنشاط من الفلاش إلى DRAM قبل أن يقدم التطبيق الطلب الحقيقي.

بالنسبة لـ AMD، تسد هذه الصفقة فجوة رئيسية في قدراتها الشاملة. إلى جانب وحدات المعالجة المركزية EPYC، ووحدات معالجة الرسوميات Instinct، وحزمة برامج ROCm، توفر طبقة كفاءة الذاكرة التي تقدمها MEXT لـ AMD القدرة على تقديم حل كامل للعملاء من الرقائق إلى جدولة تدفق البيانات، مما يساعد العملاء على تقليل التكلفة الإجمالية للملكية، وتقليل وقت الخمول لوحدات معالجة الرسوميات "في انتظار البيانات"، ويعزز أيضًا قدرتها التنافسية في سوق البنية التحتية للذكاء الاصطناعي.

في يوم الإعلان عن الاستحواذ، ارتفع سهم AMD بنحو 7% خلال التداول، وأظهر السوق هذه الموافقة على هذا المسار.

بالطبع، يجب القول إن مدى نجاح تقنية MEXT في منتجات مراكز بيانات AMD يظل بحاجة إلى الوقت لإثباته. الفرق الفيزيائي في التأخير بين فلاش NAND وDRAM موجود، وما إذا كان التنبؤ البرمجي بالذكاء الاصطناعي وحده يمكنه سد هذه الفجوة، يحتاج إلى رؤية الأداء الفعلي بعد النشر على نطاق واسع.

آبل: نموذج كبير على الجهاز، "تخزين" النموذج في الفلاش

عندما تعاني مراكز البيانات من ارتفاع تكاليف DRAM، تواجه نهاية المستهلك نفس القيود - سعة DRAM في الأجهزة مثل الهواتف محدودة للغاية، ومع ذلك يجب أن تحمل متطلبات استنتاج النماذج الكبيرة على الجهاز. الإجابة التي قدمتها آبل هي جعل النموذج الكبير مقيمًا دائمًا في الفلاش، ويتم تحميله عند الحاجة إلى الذاكرة.

أحدث نموذج من آبل، AFM 3 Core Advanced، هو نموذج كبير على الجهاز بـ 20 مليار معلمة. إذا تم تحميله بالكامل في DRAM بالطريقة التقليدية، سيتجاوز الحد الأقصى لسعة ذاكرة الأجهزة الاستهلاكية. كسرت آبل هذه المشكلة من خلال بنية التنشيط المتناثر: يتم تخزين النموذج الكامل في فلاش NAND، وأثناء الاستنتاج، لا يتم تحميل جميع الأوزان، بل يتم اختيار وحدات الخبراء المطلوبة للاستنتاج الحالي بناءً على موجه الإدخال، ويتم تحميل مجموعة عمل من 1 إلى 4 مليارات معلمة فقط في DRAM.

رسم تخطيطي لبنية نموذج AFM 3 Core Advanced

على عكس نموذج MoE التقليدي الذي يبدل الخبراء لكل رمز مما يتسبب في نقل بيانات متكرر، تستخدم آبل آلية توجيه تعتمد على دقة الموجه، مع وجود خبراء مشتركين عالية النسبة مقيمين دائمًا في DRAM، مما يقلل بشكل كبير من عدد عمليات التبادل بين الفلاش والذاكرة، ويقلل من تأخير التحميل إلى أدنى حد. بالإضافة إلى تحسينات مثل تقليم التعليمات (IFP) وتبسيط طبقات المحول (Transformer)، يتم في النهاية التحكم في ذروة استهلاك DRAM لنموذج 20 مليار معلمة ضمن نطاق 2 إلى 8 جيجابايت، مما يوازن بين استهلاك الذاكرة وكفاءة الحوسبة، ويحل بشكل فعال مشكلة استهلاك DRAM الكبير لنماذج MoE عند النشر على الجهاز، مما يسمح بتشغيلها بسلاسة على أجهزة مثل iPhone، محققًا "نموذج كبير بذاكرة صغيرة" للاستنتاج على الجهاز.

هذه البنية ليست نتاج جهود مؤقتة.

في الواقع، في وقت مبكر من عام 2024، نشر فريق أبحاث آبل ورقة "LLM in a Flash"، والتي تحقق بشكل منهجي من المسار التقني لتخزين معلمات النموذج الكبير في الفلاش وجدولتها حسب الطلب، مما يقلل من تكاليف الحوسبة السحابية مع توفير دعم بنية ذاكرة قابلة للتطبيق لتطبيقات الذكاء الاصطناعي على الجهاز، ويمكن أن يحقق سرعات استنتاج أسرع بـ 4 إلى 5 مرات على وحدة المعالجة المركزية و 20 إلى 25 مرة على وحدة معالجة الرسوميات مقارنة بالتحميل البسيط.

عندما ينتقل ارتفاع أسعار DRAM من الجانب الصناعي إلى الإلكترونيات الاستهلاكية، يدعم هذا الحل تجربة الذكاء الاصطناعي على الجهاز ويقلل من اعتماد الأجهزة على سعة DRAM الكبيرة.

بشكل عام، يتطور مسارا AMD وآبل بشكل متزامن لمراكز البيانات والجهاز على التوالي، لكنهما يشيران إلى نفس الاستنتاج: يتم إعادة بناء هرمية الذاكرة لاستنتاج الذكاء الاصطناعي، حيث ستنتقل ذاكرة التخزين المؤقت منخفضة التردد KV، وأوزان النموذج، والبيانات من جهة المستخدم تدريجيًا من HBM/DRAM باهظة الثمن إلى طبقة NAND Flash/SSD، لتشكل بنية تخزين متعددة المستويات.

هذا التحول في البنية يخلق تأثيرات متعددة المستويات على طول سلسلة الصناعة. وفقًا لـ Citrini Research، المستفيد المباشر هو الشركات المصنعة لـ NAND.

Marvell: ضغط الأجهزة + CXL، توسيع الذاكرة الفعلية

إذا كانت AMD وآبل تتبعان مسار تحسين البرامج والبنية، فقد اختارت Marvell مسار اختراق الأجهزة، بالاعتماد على بروتوكول الترابط عالي السرعة CXL، واستخدام تقنية ضغط الأجهزة المضمنة لزيادة السعة الفعلية المكافئة لـ DRAM الفعلية.

في يونيو 2026، أصدرت Marvell سلسلة وحدات تحكم CXL Structera - Structera X (وحدة تحكم توسيع الذاكرة) و Structera A (مسرع الذاكرة القريبة). يحتوي كلاهما على وحدة ضغط أجهزة CDB (Compression-Decompression Block) المطورة داخليًا.

يُعلم أنه عند كتابة البيانات إلى DRAM، تقوم وحدة CDB بضغطها في الوقت الفعلي باستخدام خوارزمية LZ4 المخصصة بدون فقدان؛ وعند القراءة، يتم فك الضغط بشكل متزامن. تعمل العملية بأكملها بشكل مستقل في مسار الذاكرة، ولا تستهلك قوة وحدة المعالجة المركزية للمضيف، وهي شفافة تمامًا للتطبيقات العلوية. اعتمادًا على نوع البيانات، يمكن أن توفر 1 جيجابايت من DRAM الفعلية سعة منطقية مكافئة تتراوح بين 2 إلى 3.64 مرة - في سيناريوهات قواعد البيانات المختلطة، يصل متوسط نسبة الضغط إلى 3.64:1، مما يعني استخدام أقل من ثلث الذاكرة الفعلية لتلبية نفس احتياجات العمل.

بالإضافة إلى ذلك، يوفر هذا الحل قيمتين إضافيتين لخفض التكلفة: الأولى هي إعادة استخدام الذاكرة القديمة، يدعم جهاز تحكم Structera X توصيل ذاكرة DDR4، مما يسمح بإدراج ذاكرة DDR4 المتقاعدة في مجموعة ذاكرة CXL، مما يقلل من شراء DDR5 باهظ الثمن الجديد؛ والثانية هي تجميع الذاكرة، من خلال بروتوكول CXL، يتم كسر القيود الحصرية لـ CPU واحد على الذاكرة، مما يسمح للخوادم المتعددة بمشاركة موارد الذاكرة، وبالتالي استيعاب السعة الخاملة في النظام.

بسعر السوق الفوري الحالي لـ DDR5 من 27 إلى 37 دولارًا لكل جيجابايت، تبلغ تكلفة مجموعة ذاكرة بسعة 12 تيرابايت فقط حوالي 500,000 دولار أمريكي لأجهزة DRAM؛ إذا تم تقدير نسبة ضغط 3 أضعاف، يمكن تقليل كمية شراء DRAM الفعلية بمقدار الثلثين، مما يوفر أكثر من 300,000 دولار أمريكي لكل مجموعة.

Sandisk: وضع NAND أسفل وحدة معالجة الرسوميات

حل Sandisk (سانديسك) أكثر جذرية - إعادة بناء بنية الذاكرة لرقاقة الذكاء الاصطناعي من مستوى التغليف.

تعمل Sandisk مع SK هاينكس لدفع توحيد معايير الفلاش عالي النطاق الترددي (HBF)، في محاولة لجعل فلاش NAND أقرب إلى نواة الحوسبة، وإنشاء طبقة تخزين جديدة بين HBM و SSD.

تقترح براءة اختراع Sandisk بنية "NAND تحت وحدة معالجة الرسوميات": وضع فلاش NAND عالي السعة مباشرة أسفل وحدة معالجة الرسوميات أو مسرع الذكاء الاصطناعي، محاطًا بكومة HBM، مما يقصر مسافة نقل البيانات بشكل كبير لتحسين عرض النطاق الترددي للوصول إلى الفلاش. وفقًا للخطة، ستكون HBF متوافقة فيزيائيًا مع HBM4، بسعة تصل إلى 8 إلى 16 مرة من HBM بنفس الحجم، مع ميزة كبيرة في التكلفة، وتستهدف بشكل أساسي السيناريوهات كثيفة القراءة مثل الاستنتاج طويل السياق، وذاكرة التخزين المؤقت KV، وتدفق أوزان النموذج.

تُسمى هذه التقنية HBF (High Bandwidth Flash، الفلاش عالي النطاق الترددي)، وتوضع بين HBM و SSD. إذا تم تشبيه HBM بـ "كتاب مرجعي" على الطاولة، فإن HBF القائم على NAND هو "خزانة كتب" بجوار وحدة معالجة الرسوميات. يتعامل HBM مع البيانات التي يجب الاستجابة لها فورًا، بينما يخزن NAND الموجود أسفل وحدة معالجة الرسوميات بيانات أكبر ويتم القراءة والكتابة المتكررة.

هدف Sandisk هو تطوير HBF بعرض نطاق ترددي قريب من HBM، مع توفير 8 إلى 16 مرة من سعة HBM بتكلفة مماثلة. في فبراير 2026، أطلقت Sandisk و SK هاينكس رسميًا تحالف توحيد معايير HBF. تساهم SK هاينكس بخبرتها في التكديس والتغليف وطبقة الوسيط المتراكمة في HBM، بينما تجلب Sandisk قدرات تصميم NAND والفلاش. تخطط الشركتان لإطلاق أولى عينات HBF في النصف الثاني من عام 2026، وتطبيقها في أجهزة استنتاج الذكاء الاصطناعي في أوائل عام 2027. الهدف هو بناء بنية ذاكرة من ثلاث طبقات: HBM للحوسبة الفورية فائقة الانخفاض في التأخير، HBF للبيانات عالية السعة وعالية الإنتاجية التي تتم قراءتها بشكل متكرر، و SSD للبيانات الباردة، كل طبقة تؤدي وظيفتها.

بالطبع، لا يزال أمام HBF نحو التسويق الواسع عقبات متعددة. الكثافة الحرارية العالية الناتجة عن تكديس رقائق الحوسبة مع NAND، وتحديات مستوى العائد في الربط المختلط والتوصيلات المعقدة، والنظام البيئي البرمجي لجدولة البيانات الباردة والساخنة، كلها تحتاج إلى وقت لتطويرها تدريجيًا.

وفقًا لتوقعات شين يونغ للأوراق المالية في كوريا، من المتوقع أن يتشكل سوق HBF في عام 2027، وينمو إلى 12 مليار دولار أمريكي بحلول عام 2030.

بالنسبة لمقدمي الخدمات السحابية الذين لديهم عشرات الآلاف من العقد، يعني هذا تحسينًا كبيرًا في الإنفاق الرأسمالي. حاليًا، Structera هو أول وحدة تحكم CXL مطبقة بضغط الأجهزة المضمنة في الصناعة، وقد تم تقديم التقنية ذات الصلة إلى مشروع OCP المفتوح للتوحيد القياسي، وسيتم توسيع نطاق التطبيق في المستقبل.

دروس من الماضي: المسار غير المكتمل لـ 3D XPoint

بالحديث، استخدام الفلاش لتوسيع الذاكرة الرئيسية ليس جديدًا.

في وقت مبكر من عام 2015، أطلقت إنتل وميكرون تقنية تخزين 3D XPoint، وكانت رؤيتها تستهدف بالضبط نقاط الألم الحالية في الصناعة - إنشاء وسيط تخزين جديد يكون أداؤه بين DRAM وفلاش NAND، ويدعم العنونة بالبايت، وتكلفته قريبة من الفلاش، لبناء طبقة جديدة بين الذاكرة والتخزين التقليدي.

للأسف، لم يفِ 3D XPoint بوعوده الأولية.

تأخر تطوير العمليات جعل تكلفته تصل إلى DRAM، بينما كان أداؤه أسرع قليلاً فقط من الفلاش العادي؛ بالإضافة إلى استراتيجية إنتل المغلقة التي ربطته بمعالجات Xeon الخاصة بها، مما منعه من دخول السوق الرئيسي. في النهاية تم إنهاء المشروع، وتم بيع أعمال الفلاش الخاصة بإنتل إلى SK هاينكس، لتصبح هذه التقنية التي كانت موضع أمل كبير قصة محزنة في صناعة التخزين.

لو لم تتخل إنتل عن 3D XPoint، كم كانت ستكون أرباحها ضخمة اليوم؟ لكن التاريخ لا يعرف "لو".

بالإضافة إلى ذلك، من المتوقع أن تحظى الشركات الناشئة المحلية التي تقدم حلول الحوسبة بالذاكرة المتكاملة وتجميع الذاكرة بمزيد من الاهتمام في المستقبل. في ظل ارتفاع أسعار DRAM وضيق جانب العرض، من يستطيع تقديم حل حقيقي لتحسين الذاكرة قد يحصل على تذكرة الجولة التالية من التمويل في سوق رأس المال.

كلمة أخيرة

من فشل 3D XPoint إلى مسارات متعددة اليوم، لم يتوقف استكشاف صناعة التخزين لكفاءة الذاكرة.

AMD تستخدم الذكاء الاصطناعي لجدولة البيانات الساخنة والباردة، وآبل تستخدم التنشيط المتناثر وتخزين الفلاش لتقليل استهلاك الذاكرة على الجهاز، وMarvell تستخدم ضغط الأجهزة لجعل الذاكرة الفعلية أكثر فعالية، وSandisk تستخدم التكديس ثلاثي الأبعاد لوضع NAND تحت وحدة معالجة الرسوميات - أربع شركات بمسارات تقنية مختلفة، لكنها تشير إلى نفس الاتجاه: يتم إعادة بناء هرمية الذاكرة لاستنتاج الذكاء الاصطناعي - تبقى البيانات الساخنة في DRAM و HBM للحفاظ على الأداء، وتنتقل البيانات الفاترة والباردة تدريجيًا إلى طبقة الفلاش لتوفير السعة، وتتعاون الوسائط متعددة المستويات لتحقيق التوازن بين الأداء والتكلفة.

ارتفاع أسعار DRAM يدفع الصناعة بأكملها إلى "حافة الهاوية". لكن هذا الضغط هو الذي ولد سلسلة من الابتكارات التقنية المذهلة.

لا يمكن إنكار أن الفجوة الفيزيائية في التأخير بين الفلاش و DRAM لا تزال موجودة، والأداء الفعلي لمختلف الحلول لا يزال بحاجة إلى التحقق من خلال النشر على نطاق واسع. لكن المؤكد هو أن عصر تكديس DRAM لحل المشكلات قد مضى، ونظام ذاكرة أكثر كفاءة وأكثر هرمية هو الاتجاه الجديد لتقدم الصناعة.

المصدر: مراقبة صناعة أشباه الموصلات

بيان المخاطر وإخلاء المسؤولية

        السوق ينطوي على مخاطر، والاستثمار يجب أن يكون بحذر. هذا المقال لا يشكل نصيحة استثمارية شخصية، ولا يأخذ في الاعتبار أهداف الاستثمار الخاصة أو الوضع المالي أو احتياجات المستخدمين الفرديين. يجب على المستخدمين النظر فيما إذا كانت أي آراء أو وجهات نظر أو استنتاجات في هذا المقال مناسبة لظروفهم الخاصة. الاستثمار بناءً على ذلك يتحمل المستخدم مسؤوليته.