العنوان الأصلي: «استشراف نهاية عصر أشباه الموصلات للذكاء الاصطناعي 2026 (الجزء الثاني)» المؤلف الأصلي: fin، محلل ذكاء اصطناعي

عندما تتطور أشباه الموصلات هيكليًا نحو خط الذكاء الاصطناعي الرئيسي، تصبح الذاكرة والتخزين أكبر عقبة، وأكبر شكوك السوق تجاه الذاكرة والتخزين هي:

هل ستتخلص HBM/DRAM/SSD من الدورية التقليدية؟

هل سيتوقف مسار تطور بنية وحدات معالجة الرسومات (GPU) الذي يعتمد على النمو الأسي لـ HBM؟ ومتى سيتوقف؟

ما هو تأثير توسع CXMT؟ هل سيعيد هذه السوق إلى مستنقع الدورة؟

يحاول هذا المقال إنشاء إطار لتنظيم هذه الأسئلة

كل شيء دوري، ودورية الذاكرة قوية بشكل خاص، وأكبر مصدر لها هو طول دورة التوسع، وعدم القدرة على التوسع السريع، وعدم التوافق مع فترات النقص في الطلب

طرق محتملة للتخلص من الدورية التقليدية

1. التخصيص: المنتجات غير قابلة للتبادل، والطاقة الإنتاجية لا يمكن نقلها بسهولة، وتتطلب عقودًا طويلة الأجل.

2. نمو طلب أسي هيكلي: منحنى الطلب حاد جدًا بحد ذاته، والعرض لا يستطيع اللحاق به.

3. ترقية سريعة في التطور التكنولوجي: كل جيل من المنتجات يستبدل الجيل السابق بسرعة.

إذا تم استيفاء أي شرط، يمكن التخلص جزئيًا من الدورية التقليدية؛ وإذا تم استيفاء شرطين أو ثلاثة، يمكن التخلص من معظم الدورية التقليدية

وفقًا لهذا الإطار، تحقق HBM حوالي شرطين ونصف من الثلاثة

1. التخصيص، يتطلب عقودًا طويلة الأجل (ضعيف، يعتبر نصف شرط) ====================

HBM بالفعل بها عنصر تخصيص وتعاون مع Nvidia codesign، لكنه ليس قويًا جدًا. الجزء المخصص حقًا يكون فقط في التغليف وdie الأساسية، بينما الطبقات العشر+ من DRAM die لا تزال معيارية تمامًا وفقًا لـ JEDEC.

على سبيل المثال، عندما فشلت HBM3E من Samsung في اجتياز اختبار التأهيل لـ NVIDIA، وانخفضت حصتها من حوالي 60% إلى 20%، لم تتحمل هذه القدرة الإنتاجية وتتلف، بل قامت بتوريدها مباشرة إلى TPU من Google و AMD. فيزيائيًا، HBM3E المقدمة لـ NVIDIA و HBM3E المقدمة لـ AMD هما نفس الشيء. لذا فإن القدرة الإنتاجية لا تزال قابلة للتحويل جزئيًا بحرية.

بعد HBM4، سيكون هناك المزيد من التخصيص، بما في ذلك دمج منطق مخصص و/أو ذاكرة تخزين مؤقت على die الأساسية. الطريقة الأكثر تعقيدًا هي وضع وحدة تحكم ذاكرة HBM4E وواجهة die-to-die مخصصة مباشرة في die الأساسية المنطقية

ذكرت SemiAnalysis أن OpenAI و NVIDIA و AMD يعمل كل منهم على صنع HBM مخصص، لكن هذا يشير إلى تخصيص die الأساسية، بينما طبقات DRAM فوقها لا تزال معيارية.

بسبب خاصية التخصيص الجزئي، تحتاج HBM أساسًا إلى التعاون في التغليف، مما يؤدي إلى أن العميل يجب أن يوقع عقودًا طويلة الأجل، ولكن القدرة الإنتاجية يمكن نقلها بالفعل، لذا يمكن اعتبار HBM تحقيق نصف شرط بصعوبة.

2. نمو طلب أسي هيكلي (مستوفى) =================

السبب الأكثر بديهية هو متطلبات ترقية الأجهزة لإنتاجية توكنات NVIDIA token factory، مما يؤدي إلى ترقية سريعة جدًا لعرض النطاق الترددي لـ HBM، ونمو أسي في حجم HBM

هذا هو في الواقع استنتاج المقال السابق «استشراف نهاية عصر أشباه الموصلات للذكاء الاصطناعي 2026 (الجزء الأول)»:

إنتاجية التوكنات = حجم HBM × عرض النطاق الترددي لـ HBM، ويتضاعف كل جيل.

حجم HBM لكل GPU ينمو بنسبة تزيد عن 40% سنويًا

من الصعب على جانب العرض DRAM الذي ينمو بنسبة 14% في الرقاقات، مضروبًا في تحسين كثافة 9%، أن يلحق بهذا المنحنى الحاد للطلب

في مجال الأجهزة، نظرًا لمتطلبات عرض النطاق الترددي العالي جدًا وحجم الذاكرة الكبير جدًا لـ KV cache في مرحلة الانتباه (attention)، فإن هذا يعطي HBM مكانة فريدة. حتى لو ارتفع سعر HBM بمقدار 3-5 أضعاف، فإن إنفاق المال على HBM لتحسين إنتاجية التوكنات الحدية لا يزال أكثر فعالية من أي مكان آخر.

بالنسبة لطرق الذاكرة الأخرى، مثل SRAM و HBF و CXL و PIM، لا يمكنها حاليًا المنافسة المباشرة على المسار الرئيسي لـ HBM (kv cache/attention)، وعلى الأقل في السنوات الخمس القادمة أو أكثر، من غير المرجح العثور على طريق بديل.

3. ترقية سريعة في التطور التكنولوجي (مستوفى) ===============

استمر عصر DDR3 لمدة 15 عامًا، ولا يزال في عصر DDR5، بينما سرعة ترقية أجيال HBM هي حوالي جيل كل سنتين، وهي أسرع بكثير من DDR التقليدية، وفي الآونة الأخيرة هناك اتجاه لتسريعها. حجم HBM × عرض النطاق الترددي لـ HBM يتضاعف كل جيل، وهذا يتوافق تمامًا مع القاعدة حاليًا

كل جيلين من ترقية HBM، سرعة GPU من NVIDIA تتزايد بشكل أسي تقريبًا: 2 تيرابايت/ثانية -> 3.5 تيرابايت/ثانية -> 4.8 تيرابايت/ثانية -> 8 تيرابايت/ثانية -> 22 تيرابايت/ثانية، وسرعة HBM تتناسب خطيًا تمامًا مع إنتاجية التوكنات. تكلفة استخدام الجيل السابق من HBM ستكون غير اقتصادية، والجميع لديه حافز لاستخدام أحدث المنتجات، رغم أنها أغلى، لكن الفائدة (إنتاجية التوكنات) أكبر

منطق عصر Token factory هو أنه كلما زاد التطور التكنولوجي (عرض النطاق الترددي لـ HBM)، زاد الربح

يخلق هذا الفرق في السرعة وضعًا مشابهًا لوحدات المعالجة المركزية (CPU): قيمة المنتجات القديمة تنخفض بسرعة، وبالتالي قيمة التخزين تصبح أقل. على سبيل المثال، قيمة HBM3 تنخفض بسرعة كبيرة، واليوم لا تستخدم المنتجات الرئيسية تقريبًا

لذا فإن الخيار العقلاني لمصنعي HBM، من التنافس على حصة السوق بالقدرة الإنتاجية الحالية (منافسة الكمية)، تحول إلى التنافس على الاستقرار وسرعة HBM، وعلى حصة التأهيل للجيل التالي على منصة NVIDIA (منافسة الجودة)، مما يتجنب معضلة السجين في الفترات الهابطة من الدورة التقليدية، حيث لا أحد يرغب في خفض الإنتاج والتخلي عن حصة السوق.

مقارنة بين HBM و DRAM التقليدية، تحقق شرطين ونصف من ثلاثة، فهل يمكن لـ HBM التخلص من الدورية التقليدية؟

المصدر الرئيسي لدورية الذاكرة، وفقًا للسرد الرئيسي، هو أن DRAM لها خاصية السلعة (لا تمايز → حرب أسعار → إمكانية تخزين المخزون)، مما يؤدي إلى دورية.

لكن خاصية السلعة في حد ذاتها لا تنتج دورة، إنها مجرد مكبر للسعة

خاصة في مجال DRAM، حدثت معضلة سجين سابقًا، حيث قامت Samsung في الدورة الهابطة بتوسيع الإنتاج لزيادة حصتها السوقية، ومن يخفض الإنتاج أولاً يخسر، مما جعل الجميع يتردد في خفض الإنتاج، وأدى في النهاية إلى خسائر فادحة للجميع

في الواقع، المصدر الهيكلي الرئيسي للدورية هو أن دورة العرض طويلة جدًا، ومن السهل أن تتعارض مع دورة الطلب. بناء مصنع يستغرق 3 سنوات، واستثمار مليارات الدولارات، بمجرد اتخاذ القرار لا رجعة فيه، بينما نمو الطلب غير مستقر. كلما ظهر نموذج جديد للنمو، مثل الخدمات السحابية، الهواتف المحمولة الذكية، الطلب عبر الإنترنت خلال الجائحة، يحدث نمو انفجاري، وبعد عامين يتباطأ النمو، ويصبح العرض أعلى من الطلب، وتنخفض الأسعار بشكل حاد، مما يؤدي إلى دورة خسائر.

كل شيء دوري، ولا يمكن تجنب هذا بالنسبة لـ HBM، ولكن طالما أن الطلب على التوكنات لا يزال في نمو أسي، فإن النمو الأسي الهيكلي سيقلل من الدورية، لأن الطلب يصبح أكثر قابلية للتنبؤ، وبمجرد انخفاض الأسعار، سيكون لدى العملاء حاجة لزيادة حجم HBM (وبالتالي زيادة إنتاجية التوكنات)، بالإضافة إلى أن HBM تتطلب تخصيصًا جزئيًا يؤدي إلى عقود طويلة الأجل، مما يحول الدورية إلى دورة نمو، وهذه الدورة ستكون طويلة بشكل خاص.

· دورية: في الدورة الصاعدة، ربح كبير؛ في الدورة الهابطة، خسارة كبيرة. · دورة نمو: في الدورة الصاعدة، ربح كبير؛ في الدورة الهابطة، ربح قليل.

بالإضافة إلى ذلك، بناءً على شروط HBM/DRAM الثلاثة للتخلص من الدورية التقليدية، هناك ميزة مهمة أخرى:

4. نظرًا لأن تحسين كثافة DRAM يتباطأ، وترقية أجيال HBM تؤدي إلى زيادة عدد طبقات التكديس، فإن صعوبة التوسع في جانب العرض تزداد باستمرار ====================================================================

حوالي عام 2000، كانت كثافة بتات DRAM لكل رقاقة تنمو بنسبة 45% سنويًا، مما يعني أنه حتى لو لم يتم توسيع عدد الرقاقات، فإن حجم بتات DRAM السنوي من العرض لا يزال يمكن أن ينمو بنسبة 45%.

قبل عشر سنوات، انخفضت كثافة بتات DRAM السنوية إلى 20%، والآن انخفضت إلى 9%. في السابق، كان توسع DRAM لا يحتاج حتى إلى بناء مصانع جديدة لتحقيق زيادة سنوية بنسبة 20-30% في حجم البتات، أما الآن، فإن توسع DRAM يعتمد أكثر على زيادة عدد الرقاقات، أي بناء مصانع وغرف نظيفة جديدة.

صعوبة أخرى في التوسع السريع لـ HBM هي أن HBM3e تتطلب حوالي 3 أضعاف رقاقات DRAM، وبسبب زيادة كثافة التكديس في HBM4، فإنها تتطلب حوالي 4 أضعاف رقاقات DRAM، مما يعني أن HBM bit أصبحت أكثر صعوبة في التصنيع مقارنة بـ DRAM bit، وعدد رقاقات DRAM اللازمة لتصنيع HBM bit آخذ في الانخفاض، مما يمثل انكماشًا

هل ستعود HBM في يوم من الأيام من دورة النمو إلى الدورية التقليدية؟ العامل الأكثر أهمية هو النمو الأسي الهيكلي، إذن:

في عصر استدلال الذكاء الاصطناعي، هل سيتوقف مسار تطور بنية GPU الذي يعتمد على النمو الأسي لـ HBM؟ ومتى سيتوقف؟

إنتاجية التوكنات = حجم HBM × عرض النطاق الترددي لـ HBM. سبب النمو الأسي لحجم HBM في هذا المبدأ الأساسي هو نمو KV cache. خصائص KV Cache وخصائص Attention تناسب HBM بشكل كبير. بل إنها تجعل HBM تتفوق على الطرق التقنية الأخرى، مما يسمح بتعظيم استفادة KV Cache ومرحلة Attention.

بعبارة أخرى، إذا اختفت KV cache من البنية، فإن منطق النمو الأسي لحجم HBM سيواجه تحديًا.

إذن جوهر هذا السؤال هو: هل ستختفي آلية الانتباه (Attention) الممثلة بـ Transformer والمشتقة منها آلية KV cache؟ وهل سيتم استبدالها بعد انحسارها؟

من القوانين التاريخية: في كل ثورة في بنية نماذج الذكاء الاصطناعي، ما يتم الحفاظ عليه حقًا هو تلك العمليات الأولية التي لها عمومية رياضية معينة

على سبيل المثال: FFN (شبكة التغذية الأمامية، أي طبقات MLP الكثيرة في النموذج) كانت نتاج عصر التعلم العميق في 2012، لكنها استمرت حتى اليوم في نماذج اللغة الكبيرة، وما زالت تشغل جزءًا كبيرًا من معاملات النموذج. لماذا استمرت؟ لأنها أيضًا نظرية تقريب عام (universal approximation theorem): أي MLP عريض بما فيه الكفاية يمكنه تقريب أي دالة مستمرة

من المرجح أيضًا أن Attention ستكون أولية يتم الحفاظ عليها. لأنها تحل مشكلة أساسية مماثلة: التوجيه الديناميكي (dynamic routing) بين أي موضعين في تسلسل (sequence)، مما يسمح لأي موضعين في تسلسل بإقامة اتصال حسب الحاجة. بمجرد إثبات فعالية هذه القدرة، يصعب التخلي عنها.

لذا حتى إذا تطورت البنية المستقبلية من Transformer النقي إلى بنية هجينة، أو إلى نموذج عالمي (world model)، فإن طبقة الانتباه ستظل موجودة، وستظل KV cache (أو ما يعادلها بعد الضغط الكامن latent compression) مطلوبة، وستظل HBM واحدة من جوهر الاستدلال. هذا المسار التطوري لبنية GPU KV cache الذي يعتمد على النمو الأسي لـ HBM لن يتوقف.

إذن ماذا عن DRAM؟ هل من الممكن أن تتخلص من الدورية التقليدية في المستقبل؟

هناك إجماع معين في السوق على أن HBM ستتخلص من الدورية، لكن لا يوجد إجماع حاليًا على أن DRAM ستتخلص منها.

بالعودة إلى الإطار السابق، من بين ثلاثة شروط للتخلص من الدورية التقليدية، لا يوجد تخصيص في DRAM، لذا يمكن النظر فقط في سرعة التطور التكنولوجي. الأهم هو ما إذا كان هناك نمو أسي هيكلي. الإجابة هي نعم.

في مفهوم token factory للذكاء الاصطناعي، النمو الأسي الهيكلي ينطبق بالفعل على HBM. لكن الأمور تغيرت بعد نهاية عام 2025: مع بدء إطلاق إمكانات agentic CPU، أصبح الطلب على DRAM المرتبط بوحدات المعالجة المركزية (CPU) مصدرًا جديدًا للنمو الأسي الهيكلي لـ DRAM.

منطق هذا النمو ينقسم إلى طبقتين: الطبقة الأولى هي النمو السريع في إجمالي السوق القابل للتوجيه (TAM) لخوادم CPU، والطبقة الثانية هي النمو السريع في كمية DRAM المخصصة لكل نواة CPU في الخادم بسبب تدفقات العوامل (agentic flow).

النمو السريع في TAM لخوادم CPU له 4 أسباب، تم شرحها بالتفصيل في مقال CPU الخاص في أبريل، وباختصار:

1. نسبة CPU إلى GPU في مجموعات مسرعات الذكاء الاصطناعي تتغير من 1:4 التقليدية إلى 1:2، وقد تصل إلى 1:1.

2. في تدفقات العوامل (agentic flow)، التأخير الناتج عن CPU يمثل نسبة كبيرة تتراوح بين 50-90%، ويصبح عنق زجاجة مهم، مما يتطلب توسيعًا متزامنًا.

3. برمجة الذكاء الاصطناعي (AI coding) تزيد من كفاءة مهندسي البرمجيات بشكل كبير، كمية الكود تنمو بشكل هائل، وطلبات واجهات برمجة التطبيقات (API) للبرمجيات تنمو بشكل أسي، مما يترجم مباشرة إلى نمو أسي في ساعات استخدام CPU هذه.

4. لحماية أمان البيانات وعزلها في Sandbox، مثل وكيل التحليلات (Analytical Agent) الذي يحتاج إلى نسخ قواعد بيانات كبيرة وسياق المستخدم لكل مهمة، مما يؤدي إلى هدر كبير في الذاكرة (DRAM) ونوى CPU، وهذه المشكلة لا يمكن حلها لمدة خمس سنوات أو أكثر. بالإضافة إلى ذلك، من الصعب تقليل ساعات استخدام CPU من خلال طرق التحسين بسبب التضخم التقني.

هذا هو السبب في أن تقرير أرباح AMD في الربع قبل الماضي قال إن TAM لوحدات المعالجة المركزية سيصل إلى 60 مليار دولار بحلول 2030، وقبل شهرين، ضاعفت AMD/ARM توقعات TAM لوحدات المعالجة المركزية بحلول 2030 إلى 120 مليار دولار، وقبل شهر، ضاعفت Nvidia التوقعات مرة أخرى إلى 200 مليار دولار.

في الأسبوع الماضي، رفع Bernstein توجيه TAM لوحدات المعالجة المركزية بحلول 2030 إلى 223 مليار دولار. في رأيي، ليس هناك شك كبير في أن TAM لوحدات المعالجة المركزية بحلول 2031 سيتم رفعه إلى 400 مليار دولار في المستقبل، الشك الوحيد هو متى ستعلن الشركات الكبرى عن هذا الرفع.

الطبقة الثانية، لماذا تزداد كمية DRAM المخصصة لكل نواة CPU في الخادم بسرعة في عصر العوامل (agentic)؟

1. العامل (Agent) هو عملية مقيمة طويلة الأمد ذات حالة، وليس طلب-استجابة عديم الحالة

خدمات الويب/ SaaS التقليدية هي عديمة الحالة (stateless): يأتي الطلب، تخصص الذاكرة، تعالج، ثم تعيد الذاكرة فورًا. بينما يمكن أن تستغرق مهمة العامل من دقيقة إلى ساعة، وخلال هذه الفترة بأكملها، تاريخ الرسائل (message history)، البرومبت النظامي (system prompt)، الذاكرة العاملة، الذاكرة طويلة الأمد، مخزن نتائج الأدوات كلها مقيمة في DRAM.

مثل ساعات استخدام CPU، بسبب المتطلبات stateful وعزل Sandbox (نسخ قواعد البيانات والسياق لكل مهمة)، من الصعب تقنياً ضغط حجم الذاكرة لكل مهمة.

2. نافذة السياق (context window) تطول بشكل أسي، مجموعة العمل لكل جلسة تتوسع معها، ومعامل التزامن × مساحة الذاكرة لجلسة واحدة، يؤدي إلى تضخم مضاعف

نافذة السياق تتطور من 32K → 256K → 1M، طول تسلسل الاستدلال/حساب وقت الاختبار (reasoning/test-time compute) ينفجر، وسيستمر في الزيادة. الرسائل المقيمة لكل جلسة نشطة تنمو خطيًا مع طول السياق.

الآن نضرب الطبقتين معًا.

الطبقة الأولى، TAM لخوادم CPU، نحو 2030~2031 يتراوح بين 5-7 أضعاف (60 مليار → 120 مليار → 200 مليار → 223 مليار، وأعتقد أنه سيصل إلى 400 مليار).

الطبقة الثانية، نسبة DRAM لكل CPU، حوالي 3-4 أضعاف (4~8 جيجابايت → 16~32 جيجابايت/نواة)، لكن هذا النمو قد يكون في الغالب مكسبًا لمرة واحدة.

بضرب هذين المتغيرين المستقلين، الطلب على DRAM في جانب الخادم هو نمو هائل في الكمية.

في عام 2030، حتى مع TAM متحفظ لخوادم CPU بقيمة 300 مليار دولار، وبتكلفة نواة CPU حوالي 50 دولارًا، وأقل تقدير في عصر العوامل 16 جيجابايت/نواة، فإن الإضافة الجديدة لا تقل عن 96 إكسابايت (EB)، بينما إجمالي إنتاج DRAM هذا العام هو 47 إكسابايت فقط، وفي العام القادم بالكاد 60 إكسابايت، وهذا مبلغ مذهل للغاية.

على الرغم من أن النمو الأسي لـ DRAM الناتج عن agentic CPU هذا، في الطبقة الثانية، هو إلى حد كبير مكسب لمرة واحدة، إلا أنه سيستمر لفترة طويلة جدًا جدًا، لأن فجوة النقص كبيرة جدًا.

بالعودة إلى الإطار في بداية المقال. من بين ثلاثة شروط للتخلص من الدورية التقليدية، الشرط الأول (تخصيص DRAM) يمكن تجاهله تقريبًا.

أما الشرط الثاني: وجود مصدر طلب أسي هيكلي ويصعب عكسه، فهو متحقق. DRAM السلعة (commodity DRAM) الآن أصبحت مؤهلة جزئيًا للتخلص من الدورية التقليدية. ليس بنفس درجة HBM (شرطين ونصف)، لكنه تغيير جوهري.

الشرط الثالث، سرعة التطور التكنولوجي، إيقاع DRAM أيضًا تغير عن السابق.

لأن سرعة التطور التكنولوجي لـ DRAM في السابق كانت تعتمد بشكل كبير على الإلكترونيات الاستهلاكية، تحسين DDR لم يكن مفيدًا كثيرًا للأداء، لكن في المستقبل المنظور، DRAM التقليدية للاستهلاك الكربوني ستكون أقل بكثير من استهلاك DRAM السيليكوني (خوادم CPU).

في السابق، كانت الفائدة الحدية لترقية سرعة DRAM منخفضة جدًا، ولكن الآن بسبب زيادة طلب خوادم CPU على الذاكرة، وزيادة متطلبات سرعة DDR في الأجهزة الطرفية للذكاء الاصطناعي، مثل Apple لتشغيل النماذج المحلية الكبيرة، أصبحت سرعة LPDDR أسرع وأسرع.

الفائدة الحدية لترقية السرعة أصبحت أعلى بكثير، لذا فإن متطلبات سرعة الترقية لـ DDR6 و LPDDR6 أصبحت أكبر بكثير من السابق، ويمكن رؤية ذلك في الرسم البياني، حيث قل وقت الترقية لـ LPDDR6/DDR6، وبدأ منحنى السرعة في الارتفاع مرة أخرى.

في السابق، عندما يتم إطلاق جيل جديد من DDR/LPDDR، كان رد فعل الجميع باردًا، وانتظروا حتى تنخفض الأسعار لاستخدامه.

أما الآن، عند إطلاق LPDDR6، الجميع يتسابقون لاستخدامه في أقرب وقت ممكن، لأن تحسين السرعة يؤدي إلى تحسين الأداء بشكل ملموس.

بالإضافة إلى ذلك، يتعرض عرض DDR لضريبة إضافية من HBM. سرعة التوسع السنوي لـ HBM كبيرة جدًا، مما يؤدي كل عام إلى سحب بعض الرقاقات التي كانت ستستخدم لصنع DDR السلعة لصنع HBM، ونسبة التحويل منخفضة جدًا، HBM3E تحتاج إلى حوالي 3 رقاقات DDR لإنتاج كمية متساوية من البتات، و HBM4 تحتاج إلى 4 رقاقات. لذا كل عام يتم استهلاك حوالي 3% إلى 5% من نمو بتات DDR بواسطة ضريبة HBM bit هذه.

لذا على الرغم من أن حجم بتات DRAM سينمو بنسبة حوالي 24% سنويًا في المستقبل (14% من نمو الرقاقات، 9% من تحسين كثافة DRAM لكل رقاقة)، بعد أخذ ضريبة HBM bit في الاعتبار، فإن DDR السلعة التقليدية غير HBM، سينمو حجم بتاتها بحوالي 20% فقط (حوالي 10% نمو في الرقاقات × حوالي 9% تحسين في كثافة العقدة).

ما هو تأثير توسع CXMT الصيني؟ إذا قامت بتوسيع الإنتاج بشراسة غير أخلاقية، فهل ستعيد هذا السوق إلى مستنقع الدورة؟

سرعة توسع CXMT في السنوات الأخيرة لا تزال سريعة، في 2025 لا يزال 200 ألف رقاقة شهريًا، في 2026 سيساهم مصنع بكين وخطوط الإنتاج الجديدة في الوصول إلى 320-350 ألفًا.

مصنع شنغهاي قيد الإنشاء، المرحلة الأولى من المتوقع أن تضيف 100 ألف رقاقة شهريًا بحلول 2027، والمرحلة الثانية ستضيف 100 ألف شهريًا بحلول 2028، أي في 2027 سيكون 420 ألف رقاقة شهريًا، وفي 2028 سيصل إلى 500 ألف رقاقة شهريًا.

لكن يجب ملاحظة أن كثافة بتات DRAM من CXMT تبلغ حوالي نصف كثافة الثلاثة الكبار فقط، لذا فإن 500 ألف رقاقة شهريًا من CXMT تنتج نصف حجم بتات DRAM فقط مقارنة بالآخرين، هنا عند حساب الرقاقات شهريًا، نعاملها بنصف الفعالية.

بعد تطبيق هذا الخصم، تأثير CXMT على صناعة DRAM بأكملها يصبح أصغر بكثير، من نهاية 2025 إلى نهاية 2028، تأثير CXMT على معدل النمو السنوي المركب (CAGR) لقدرة بتات DRAM هو حوالي 1.5% فقط، ومعدل النمو السنوي المركب لقدرة DRAM في الصناعة بأكملها سيرتفع من حوالي 12.7% إلى 14.2%.

· القدرة الشهرية لـ DRAM (بآلاف الرقاقات الشهرية) 2025E → 2028E CAGR · Samsung 685K → 920K 10.3% · SK Hynix 519K → 725K 11.8% · Micron 340K → 560K 18.1% · أخرى غير صينية 150K → 218K 13.3% · الصين (كثافة نصف) 117K → 274K 32.8% · الإجمالي شامل الصين 1811K → 2697K 14.2% · الإجمالي بدون الصين 1694K → 2423K 12.7%

حتى لو تمكنت CXMT من الاستمرار في الحفاظ على سرعة الإنتاج في المستقبل، بحلول 2030، تأثيرها على نمو القدرة السنوي المكافئ لبتات DRAM في الصناعة بأكملها لن يتجاوز 3%، من 20% CAGR إلى 23% CAGR، لا أكثر.

بالإضافة إلى ذلك، CXMT مقيدة بأجهزة الطباعة الضوئية (EUV)، بينما DDR6 تتطلب سرعة أعلى (14400 MT/s كحد أدنى) وكثافة أعلى. الثلاثة الكبار سيستخدمون على الأرجح عقدة 1c أو أكثر تقدمًا (أقل من 12 نانومتر) لـ DDR6، وقد تحولوا بالكامل إلى EUV. CXMT قد تكون مقيدة في سرعة DDR6، وكثافتها نص فقط.

حتى مع دورة النمو، لماذا ستستمر هذه الدورة الفائقة لـ DRAM لفترة طويلة جدًا، على الأقل خمس سنوات دون نهاية في الأفق؟

السبب الأول هو النمو الهائل في جانب الطلب من خوادم CPU المذكور سابقًا، والذي يؤدي إلى نمو أسي هيكلي في الطلب على DRAM. عند دمج ذلك مع معدل النمو السنوي المركب لحجم بتات DRAM من جانب العرض المستقر عند حوالي 20%، يمكن رؤية بوضوح لماذا تتسع فجوة نقص DRAM في السنوات القادمة:

العرض من DRAM التقليدية غير HBM ينمو بنسبة حوالي 20% سنويًا، بينما الطلب، بناءً على TAM لخوادم CPU بقيمة 60 مليار دولار في 2026، واستهلاك كل CPU لمتوسط 8 جيجابايت/نواة من DRAM، وبتكلفة 30-35 دولارًا لكل نواة، الطلب هو 16 إكسابايت.

بحلول 2030، بناءً على TAM لخوادم CPU بقيمة 400 مليار دولار، واستهلاك كل CPU لمتوسط 16 جيجابايت/نواة من DRAM، وبتكلفة 80 دولارًا لكل نواة (ارتفاع سعر CPU بأكثر من الضعف)، الطلب هو 80 إكسابايت. معدل النمو السنوي المركب لهذا الجزء من DRAM هو حوالي 50%، وهو أعلى بكثير من التقديرات الحالية.

على عكس HBM التي ترتبط مباشرة بإنتاجية التوكنات وبالتالي بكفاءة ربح GPU، فإن نقص DRAM يؤثر بشكل رئيسي على سرعة تدفق العوامل (agent flow). على سبيل المثال، مقارنة 8 جيجابايت/نواة بـ 16 جيجابايت/نواة، قد تنخفض سرعة بعض أعباء العمل بنسبة 30%، وبعض المهام منخفضة القيمة يمكن تحمل الانتظار. دافع النمو الأسي الهيكلي قوي، لكن الطلب ليس بنفس صلابة GPU.

تقول Semianalysis إن فجوة نقص DRAM هذا العام هي نسبة مئوية أحادية الرقم، وفي العام القادم ستتجاوز 10%. من الهيكل الجديد لـ DRAM الناتج عن الزيادة الهائلة في عدد وكلاء CPU، ستستمر هذه الفجوة في التزايد كل عام، ومن غير المرجح أن تنخفض قبل 2030.

سبب آخر لاستمرار قوة DRAM لفترة طويلة هو أن الطلب الذي يتم القضاء عليه بسبب ارتفاع أسعار DRAM لا يختفي حقًا، بل يتأخر فقط، وخزانات الطلب كبيرة جدًا.

ما يسمى بخزانات الطلب هي تلك الاحتياجات المحتملة للذاكرة التي سيتم إطلاقها فورًا بمجرد انخفاض الأسعار. وجودها يعني أنه حتى لو تمكن العرض مؤقتًا من اللحاق، فمن الصعب أن تنهار الأسعار، لأن هناك دائمًا طلب جديد يتدفق من الخزانات.

الذاكرة/السرعة/الحوسبة هي خزان طلب:

هناك الكثير من الطلب الذي يحتاج إلى ذاكرة إضافية لتحسين السرعة والحوسبة، ويتم كبته عندما تكون الذاكرة باهظة الثمن، وسيتم إطلاقه بمجرد انخفاض سعر الذاكرة.

على سبيل المثال، مسرع CPX prefill من Nvidia، الذي صمم أصلاً لاستخدام GDDR7 إضافي منخفض التكلفة كمسرع prefill مخصص، ولكن بسبب ارتفاع سعر LPDDR/GDDR، أصبحت نسبة العائد على الاستثمار (ROI) لهذا الحل غير مجدية، ولكن بمجرد انخفاض سعر الذاكرة العادية، ستعود حلول التحسين المماثلة.

المهام منخفضة القيمة هي خزان طلب: عندما يظل سعر التوكنات مرتفعًا بسبب ارتفاع أسعار الذاكرة، يتم الاحتفاظ بالمهام عالية القيمة أولاً، وتأجيل المهام منخفضة القيمة؛ وعند انخفاض الأسعار، يعود الطلب المؤجل.

الذكاء الاصطناعي الطرفي (edge AI) هو خزان طلب: قد يرتفع تكوين ذاكرة أجهزة الكمبيوتر المزودة بالذكاء الاصطناعي من 24 جيجابايت إلى 128 جيجابايت. أبل تطلب بالفعل من أحدث إصدار كامل من الذكاء الاصطناعي الطرفي الترقية من 8 جيجابايت إلى 12 جيجابايت من الذاكرة.

الإلكترونيات الاستهلاكية العادية، وأجهزة الكمبيوتر Agent PC، والهواتف منخفضة التكلفة، كل الطلب المقلص بسبب ارتفاع أسعار الذاكرة هو خزان طلب.

تراكم هذه الخزانات الكثيرة يشكل طبقة سميكة جدًا من وسادة الطلب. هذا هو السبب في أن القوة الدافعة لهذه الدورة من DDR ستكون أقوى مما يتصور السوق.

سبب آخر لصعوبة انخفاض سعر DRAM بشكل كبير هو أن قدرة إنتاج HBM و DRAM يمكن تحويلها بينهما، لذا فإن مجمع DRAM بأكمله يعيد تقييمه معًا.

في الدورة الصاعدة، يكون هامش ربح DRAM أعلى بكثير من HBM، وحتى زيادة سعر HBM أصبحت مدفوعة بـ DRAM. سعر HBM4 الموقع حديثًا هذا العام هو سعر DRAM الحالي × 4، أي السعر المقابل لعدد طبقات التكديس العادي لـ HBM4.

بمجرد انخفاض سعر DRAM وتقلص هامش الربح، بسبب شفافية العقود طويلة الأجل لـ HBM، تكون هوامش الربح مضمونة، مما يؤدي إلى سحب HBM غير مباشر لمزيد من قدرة DRAM الإنتاجية، وانخفاض سعر HBM سيعطي مصنعي GPU حافزًا أكبر لترقية حجم HBM قدر الإمكان، مما يحمي بشكل غير مباشر أرضية سعر DRAM.

يتوفر الطلب الأسي الهيكلي لـ DRAM، وتتباطأ تحسينات الكثافة مما يزيد صعوبة التوسع، وخطط التوسع للمصنعين حذرة، وتأثير CXMT في السنوات القادمة محدود، بالإضافة إلى ضخامة خزانات الطلب. هذه الأسباب الأربعة تؤدي إلى أنه في المستقبل المنظور لمدة خمس سنوات على الأقل أو أكثر، من الصعب أن تدخل DRAM في قاع الدورة.

هل لدى NAND SSD أمل في التخلص من الدورية التقليدية؟

قوة النمو الهيكلي لـ NAND ليست بقوة DDR. نقص هذا العام يرجع أساسًا إلى انضباط الإنتاج الجيد لعدد قليل من اللاعبين الرئيسيين، الذين لم يقوموا بتوسيع كبير في الإنتاج، والزيادة السنوية في القدرة تأتي بشكل أساسي من التحسينات التقنية: زيادة عدد طبقات التكديس في NAND.

النمو الهيكلي الأول يأتي من الذكاء الاصطناعي، بشكل أساسي من تفريغ KV cache، حيث يتم نقل KV cache الدافئ/البارد الزائد من HBM إلى NAND SSD.

لكن الشيء العجيب هو أن نمو تفريغ KV cache هذا لم يحدث على نطاق واسع بعد، وقد أصبح SSD نادرًا بالفعل أكثر من DRAM، وارتفعت أسعاره أكثر من DRAM. حتى العام القادم مع طرح Rubin CMX بكميات كبيرة، بالإضافة إلى التطبيق الواسع لتفريغ KV cache، سينمو نقص SSD أيضًا بسبب هذا النمو الهيكلي.

الثاني، نمو هيكلي آخر مستقبلي للفيديو بالذكاء الاصطناعي تم ذكره في الملخص السنوي للعام الماضي، وقد بدأ يظهر هذا العام.

Seedance تنمو بمعدل يتراوح بين عشرة أضعاف وأربعين ضعفًا سنويًا. حاليًا لا تزال عالقة في نقص بطاقات الحوسبة، والطلب مقيد بعدم كفاية قوة الحوسبة. وعندما ينتهي نقص البطاقات، فإن النمو الهيكلي لطلب تخزين NAND من فيديو الذكاء الاصطناعي سيستمر لفترة طويلة.

النمو الهيكلي الثالث يأتي أيضًا من النمو الأسي في استخدام Sandbox بسبب تدفق العوامل (agent flow). لحماية أمان البيانات وعزلها، مثل وكيل التحليلات الذي يحتاج إلى نسخ قواعد بيانات كبيرة وسياق المستخدم لكل مهمة، مما يؤدي إلى هدر كبير في الذاكرة (DRAM) ونوى CPU، وسيؤدي أيضًا إلى هدر (طلب) كبير في SSD.

النمو الهيكلي الرابع، ربما بعد 2030، يأتي من مسار HBF الذي يحتاج إلى SSD، والذي يعول عليه في العديد من تحليلات البنوك الاستثمارية، لكن هذا المسار التقني لا يزال بعيدًا، دوره الرئيسي هو تخزين أوزان النموذج الكبير فقط، كتابة الأوزان مرة واحدة ثم القراءة فقط، ويجب أن يكون مغلفًا مع GPU/HBM (48 تيرابايت/ثانية / 96 تيرابايت/ثانية)، وإلا فإن PCIE7/8 بطيئة جدًا ولا يمكن استخدامها. يمكن القول إنه مستقبل واعد، وسيكون هناك تحليل أكثر تفصيلاً في المقال التالي «استشراف نهاية عصر أشباه الموصلات للذكاء الاصطناعي 2026 (الجزء الثالث)».

باختصار، النمو الهيكلي لـ NAND SSD ليس بقوة HBM، لكنه يفوقه في رخص الثمن، سعره بحلول 2027 سيكون 0.8 دولار/جيجابايت فقط، أي 1/40 من DRAM في نفس الفترة، لذا فهو أيضًا متعدد الاستخدامات في سلسلة الذاكرة متعددة المستويات، ومصادر النمو الهيكلي واسعة جدًا.

أي أنه لا يمكن أن يكون هناك ازدهار منفرد في أسعار DRAM/HBM دون ارتفاع أسعار SSD، لأنه في حالة حدوث ذلك، سيحاول الجميع استخدام SSD لتحمل بعض وظائف DRAM/HBM، لتحقيق تأثير مماثل بتكلفة أقل. HBM و DRAM و NAND ليست ثلاث قصص مستقلة، بل هي نمو هيكلي لهرم الذاكرة نفسه في طبقات حرارة مختلفة.

مع وجود الطلب الأسي الهيكلي، هل تخلصت NAND SSD من الدورية؟ يعتمد ذلك على انضباط إنتاج مصنعي NAND SSD. اللاعب الوحيد الذي قد لا يلتزم بانضباط الإنتاج هو YMTC. فهذه معضلة سجين، بمجرد أن يقوم أحدهم بتوسيع الإنتاج بشراسة، فإن صعوبة توسيع صناعة NAND بأكملها أبسط بكثير من DRAM.

لكن على الأقل، هذه الدورة من NAND هي أيضًا دورة فائقة، ومع الطلب من عدة مصادر نمو هيكلي، فإن تأجيل الفترة الهابطة إلى 2030 ليس مشكلة كبيرة.

رابط المقال الأصلي

انقر لمعرفة الوظائف الشاغرة في Rhythm BlockBeats

مرحبًا بكم في الانضمام إلى مجتمع Rhythm BlockBeats الرسمي:

قناة Telegram للاشتراك: https://t.me/theblockbeats

مجموعة Telegram للنقاش: https://t.me/BlockBeats_App

حساب Twitter الرسمي: https://twitter.com/BlockBeatsAsia