什麼是 CoWoS 先進封裝？為何 AI 晶片供應不僅取決於 GPU

2026 年，先進封裝持續是半導體產業的主要焦點。TSMC 在年度技術研討會上發布更大規模 CoWoS 封裝的發展藍圖，計劃透過擴大封裝尺寸，整合更多運算小晶片與 HBM。同時，TrendForce 在 9 月指出，隨著 AI 加速器尺寸持續擴大，未來數年 CoWoS-L 預計仍將是高階 AI 晶片的重要封裝解決方案。

對 NVIDIA、AMD 及其他 AI 晶片供應商而言，即使能取得充足的先進製程晶圓，HBM 或先進封裝產能不足，仍可能使其無法如期完成產品交付。因此，了解 CoWoS 不僅有助於說明 AI 晶片的製造方式，也能協助投資人分析半導體供應鏈中的產能限制、技術競爭與商機。

重點摘要

• CoWoS 是 TSMC 的先進封裝技術，透過高密度互連結構，將 GPU、AI 加速器運算小晶片及高頻寬記憶體（HBM）整合於同一封裝內。

• AI 晶片的產出不僅取決於 GPU 晶圓。先進製程晶圓、HBM、CoWoS 封裝產能及封裝基板，都可能影響最終產品的交付數量。

• CoWoS-S、CoWoS-L 與 CoWoS-R 採用不同的互連結構。隨著 AI 晶片尺寸擴大，CoWoS-L 正逐漸成為大型 AI 加速器的重要封裝解決方案。

• NVIDIA、AMD 與雲端服務供應商都在爭取先進封裝資源。AI GPU 與客製化 ASIC 的發展，代表 CoWoS 的需求不再僅限於單一晶片製造商。

• CoWoS 產能擴張可能影響半導體供應鏈。不過，封裝需求增加不代表所有相關企業都能達到相同程度的獲利成長。技術能力、訂單及估值仍須審慎評估。

CoWoS 是什麼？與傳統晶片封裝有何不同？

CoWoS 是 Chip-on-Wafer-on-Substrate 的縮寫。這是一種先進 2.5D 封裝技術，核心功能是透過高密度互連結構連接多顆晶片或小晶片，使其能在同一封裝內協同運作。不同於將所有功能集中於單一大型晶片的設計，CoWoS 可將運算晶片、記憶體及其他元件組合成更複雜的系統。

傳統晶片封裝主要用於保護晶片、連接外部電路，並提供供電與散熱路徑。在部分傳統封裝解決方案中，處理器與記憶體會透過封裝外的電路板通訊。隨著 AI 運算對資料傳輸速度的要求提高，這類連接方式可能面臨頻寬、延遲及功耗方面的限制。相較之下，CoWoS 使用中介層或其他高密度互連結構，縮短不同晶片之間的距離，並提升資料交換效率。

例如，專為 AI 訓練設計的大型加速器，可能需要同時連接多組 HBM 堆疊。CoWoS 可將運算晶片與 HBM 安裝於同一封裝結構中，並透過緻密的金屬互連實現高速通訊。此設計不代表 GPU 與 HBM 被製造成單一晶片，而是透過先進封裝建立高度整合的運算系統。TSMC 將 CoWoS 納入其 3DFabric 技術平台，並持續擴展封裝結構，以滿足高效能運算與 AI 應用需求。

CoWoS 如何整合 GPU、HBM 與中介層？

CoWoS 的核心結構通常包含邏輯運算晶片、HBM、高密度互連結構及封裝基板。邏輯晶片負責執行 AI 運算，HBM 提供高速資料存取，中介層或局部互連結構則負責連接不同晶片之間的訊號。封裝基板再將整個模組連接至伺服器主機板，並支援供電與訊號傳輸。

HBM 是此結構中的關鍵元件。相較於傳統伺服器記憶體，HBM 將多層 DRAM 晶片堆疊，並透過寬介面在相對較小的封裝面積內提供極高的記憶體頻寬。對於需要頻繁讀取模型參數的 AI 推論任務，以及需要大量資料交換的訓練任務，HBM 有助於緩解部分記憶體存取瓶頸。

不過，只有當運算晶片能有效率地存取 HBM 時，HBM 才能充分發揮效能。CoWoS 使用緻密互連結構，將運算晶片連接至多組 HBM 堆疊，使資料能以更短距離傳輸。這不僅能提升頻寬，也可能改善部分資料傳輸流程的能源效率。

因此，先進 AI 加速器的效能取決於多項因素，包括運算架構、HBM 配置、封裝互連及系統軟體。即使 GPU 擁有非常高的理論運算能力，若記憶體頻寬不足或資料傳輸效率偏低，實際應用效能仍可能受到限制。

CoWoS-S、CoWoS-L 與 CoWoS-R 有何差異？

TSMC 目前提供三種主要技術解決方案：CoWoS-S、CoWoS-L 及 CoWoS-R。三者皆以實現高密度晶片整合為目標，但在中介層結構、擴展能力及適用情境方面有所不同。

CoWoS-S 是相對成熟的解決方案。它使用大型矽中介層連接運算晶片與 HBM，提供高互連密度。隨著 AI 加速器持續增加運算小晶片與 HBM 堆疊，所需的封裝面積也持續擴大。大型矽中介層的製造難度、成本與尺寸限制，正逐漸成為需要解決的問題。

CoWoS-L 結合重分布層與局部矽互連結構。在需要高速連接的位置提供高密度互連，同時支援更大的封裝面積。TSMC 的 CoWoS-L 於 2024 年進入量產，並持續朝更大尺寸發展。TrendForce 在 2026 年研究中表示，受技術成熟度與良率優勢支持，CoWoS-L 預計將在 2028 年前持續維持其在高階 AI 晶片先進封裝中的重要地位。

CoWoS-R 採用以聚合物及銅互連為基礎的 RDL 中介層，在特定應用中提供更具彈性的設計選項。需注意的是，這三種解決方案並不存在適用於所有產品的絕對效能排名。晶片設計商需根據互連密度、封裝尺寸、製造成本、良率及產品需求，選擇合適的方案。

為何 AI 晶片需求不僅取決於 GPU 產能？

AI 晶片製造涉及多個相互關聯的環節。首先，晶片設計公司完成 GPU 或 AI 加速器的架構設計。接著，晶圓代工廠使用先進製程製造運算晶片。同時，記憶體製造商須提供符合所需規格的 HBM，而封裝製造商則將運算晶片與記憶體整合。產品還需經過測試、基板組裝及其他流程，才能成為可交付產品。

這代表 GPU 晶圓產出僅是 AI 晶片供應能力的一部分。假設某公司計劃生產 100,000 顆 AI 加速器，且已取得足夠的運算晶片，但可取得的 HBM 僅能支援 80,000 件產品，先進封裝產能則僅能支援 60,000 件產品。在此情況下，最終完成產品的數量可能受封裝環節限制。此例僅用於說明供應鏈限制，並不代表任何公司的實際生產數據。

2026 年 3 月，Epoch AI 發表的一項研究估計，2025 年 NVIDIA、Google、AMD 與 Amazon 這四大 AI 晶片設計商及採購商，合計消耗超過全球 CoWoS 產能與 HBM 供應的 90%，但其所占先進邏輯小晶片產出的比例相對較低。這顯示在特定期間，先進封裝與 HBM 的供應限制可能比傳統意義上的先進邏輯晶圓供應更為嚴重。需注意的是，該研究採用估算模型，其結果不代表所有製造商的實際產能利用率。

因此，分析 AI 晶片供應時，不能只關注 TSMC 的 3nm 或 2nm 晶圓產能，還必須考量 HBM 交付量、封裝良率、基板供應與測試能力。不同環節的產能擴張速度各異，任何關鍵環節的延誤，都可能影響最終產品的推出及交付時程。

為何 NVIDIA、AMD 與雲端服務供應商都在爭取 CoWoS 產能？

隨著 AI 運算需求成長，NVIDIA 與 AMD 都需要更多先進封裝資源，以支援其下一代 GPU 產品。同時，Google、Amazon、Microsoft 與 Meta 等大型科技公司也正開發自有 AI 加速器。雖然這些產品採用不同的運算架構，但部分產品同樣需要 HBM 與先進封裝技術，因而在相關供應鏈中形成共同需求。

對 NVIDIA 而言，CoWoS 產能與高階 AI GPU 的出貨能力密切相關。GPU 必須先與 HBM 完成封裝，才能進一步整合至伺服器及機櫃規模系統。即使市場對 AI 加速器的需求強勁，封裝產能不足仍可能使企業必須調整交付時程。AMD 面臨類似挑戰，因其 Instinct 產品的開發也需要協調晶圓、HBM、封裝及基板資源。

2026 年 9 月，TrendForce 表示，NVIDIA 持續推進大型 AI 機櫃系統，而 AMD 正積極推動 MI400／MI450 系列產品。同時，Google 的 TPU、Amazon 的 Trainium 及其他雲端服務供應商自研 ASIC 也在擴大部署。不同產品使用不同的封裝解決方案，但整體趨勢是越來越多 AI 晶片供應商需要高密度封裝與高速記憶體資源。

這類競爭不代表每種 AI 晶片都必須使用 CoWoS。Intel 的 EMIB 等替代技術也持續發展，部分晶片可採用不同封裝解決方案。重點在於，高階 AI 運算持續需要更高的晶片互連密度、更大的封裝面積及更高的記憶體頻寬，使先進封裝成為愈來愈重要的供應鏈資源。

為何 CoWoS 產能難以快速擴張？

擴充先進封裝產能不僅是增加設備。CoWoS 涉及多項複雜製程，例如高精度製造、晶片放置、互連結構加工、材料處理及可靠度測試。隨著封裝面積擴大與小晶片數量增加，製造商必須控制更多製程變數，對設備精度、良率與供應鏈協調提出更高要求。

封裝良率是重要因素。假設大型封裝模組包含多顆高價值運算小晶片與 HBM 堆疊，關鍵製造步驟中的缺陷可能影響整個模組的可用性。封裝結構愈複雜，製造商愈需要優化製程、檢測與返工程序。因此，新的封裝產線通常需要一段時間，才能從建置階段發展至穩定量產。規劃產能不能直接等同於實際出貨能力。

此外，CoWoS 產能擴張也受到上游設備、封裝基板、材料與人力資源影響。TrendForce 在 2026 年 4 月表示，AI 晶片需求已將供應壓力從先進晶圓製造擴大至封裝設備、基板與相關材料。即使 TSMC 持續提高封裝產能，配套供應商的擴張速度較慢，仍可能形成新的瓶頸。

對晶片製造商而言，這也說明長期產能規劃愈來愈重要。企業需要預先與晶圓代工廠、記憶體製造商及封裝供應商協調，以確保不同製造階段所需資源能在大致相同的時間取得。否則，單一環節的產能增加，未必能立即轉化為最終 AI 晶片出貨量的提升。

TSMC 如何擴張 CoWoS 產能？2026 年有哪些新進展？

TSMC 正透過擴大封裝尺寸、優化互連結構及提高產能，滿足下一代 AI 加速器對運算效能與記憶體容量的需求。隨著單一 AI 加速器整合更多小晶片與 HBM，封裝面積持續擴大，傳統中介層的尺寸限制正成為主要技術挑戰。

2026 年 5 月，TSMC 在技術研討會上推出更大尺寸的 CoWoS 技術，並表示已開始生產尺寸為光罩大小 5.5 倍的 CoWoS 解決方案。此倍數用於描述封裝規模相對於標準光罩曝光面積的大小，並不代表運算效能會以相同倍數提升。擴大封裝尺寸的主要意義，在於可於同一封裝中整合更多運算晶片與記憶體元件。

TSMC CoWoS 技術擴展藍圖

資料來源：TSMC CoWoS 技術文件及 2026 年技術研討會。未來時程為計劃，並不代表已完成量產。

這些發展反映 AI 晶片擴展方式的變化。過去，採用更先進的電晶體製造製程，是提升運算效能的重要途徑。如今，製造商也可透過擴大封裝尺寸，以及增加小晶片與 HBM 堆疊數量，提升系統能力。不過，更大的封裝也可能帶來製造成本、供電、散熱與良率等挑戰。這些技術藍圖的實際商業價值，仍須依據量產表現評估。

CoWoS、HBM、小晶片與先進製程之間有何關係？

CoWoS、HBM、小晶片與先進製程經常同時出現在 AI 晶片產業的討論中，但它們不是相同的技術概念。先進製程主要影響邏輯晶片中的電晶體密度、效能與功耗。小晶片是一種將複雜晶片系統拆分為多個小晶片的設計方法。HBM 提供高頻寬記憶體。CoWoS 則透過高密度互連，將這些元件整合於同一封裝內。

例如，AI 加速器可使用先進製程製造運算小晶片，再透過 CoWoS 將多個小晶片與 HBM 連接。此設計可在一定程度上克服單一大型晶片在製造尺寸與系統整合方面的限制。不過，小晶片不一定需要 CoWoS，而 HBM 也不是每種 AI 晶片的必要元件。具體架構取決於效能目標、製造成本與產品使用情境。

從供應鏈角度來看，這些技術具有高度互補性。先進製程決定運算晶片的基礎能力，HBM 提供資料頻寬，而先進封裝決定多個元件能否高效率協同運作。因此，AI 晶片產業的發展不能單純歸因於製程節點持續微縮，而是需要晶片設計、製造、記憶體與封裝各環節協同優化。

哪些半導體公司可能受到 CoWoS 需求成長影響？

CoWoS 需求成長首先會影響晶圓代工廠與先進封裝公司。TSMC 不僅大量製造先進邏輯晶片，也提供 CoWoS 封裝服務，使其能參與從前段製造到後段整合的多個環節。不過，擴充先進封裝產能通常需要大量資本投資。其對獲利的貢獻仍取決於產能利用率、製造良率、客戶定價及折舊成本。

HBM 與半導體材料供應商則是另一個可能受影響的群體。SK hynix、Samsung 與 Micron 等公司參與高頻寬記憶體市場，而先進封裝基板、設備及相關材料供應商，也可能受惠於 AI 運算需求成長。不過，各公司的產品組合、技術能力與客戶結構不同，不應將整個供應鏈視為單一成長類別。

對 NVIDIA 與 AMD 而言，CoWoS 產能擴張可能改善高階 AI 加速器的供應條件。若封裝資源更容易取得，晶片製造商可能更容易履行客戶訂單。然而，供應改善也可能改變定價與競爭格局。特別是隨著更多 AI GPU 與客製化 ASIC 進入市場，先進封裝資源可能不再那麼受限，而製造商間的競爭焦點可能更偏向實際效能、系統成本與軟體生態系。

因此，投資人不應僅因企業屬於 CoWoS 供應鏈，就推論其營收或股價必然上升。更重要的因素包括企業在供應鏈中的具體角色、技術門檻、產能擴張計劃、客戶集中度，以及未來利潤率變化。

投資人如何判斷 CoWoS 產能擴張是否帶來實質投資機會？

關注 TSMC 與 AI 半導體股票的投資人，需要區分市場需求、產能計劃與實際交付量。CoWoS 需求成長代表客戶希望取得更多先進封裝資源，但規劃中的新增產能仍須經過設備安裝、製程驗證與良率改善，才能逐步成為可銷售產出。

投資人可關注產能利用率與產品組合。若先進封裝產能在較長期間內維持高利用率，相關企業可能具備良好的業務成長機會。然而，若產業積極擴充產能，但實際 AI 晶片需求未達預期，產能利用率可能下降。不同 CoWoS 技術解決方案的製造成本與產品定價也可能不同。獲利能力不能僅依封裝面積或產能規模判斷。

企業估值與市場預期同樣需要納入考量。半導體股價通常會提前反映未來數季甚至更長期間的成長預期。即使 CoWoS 需求持續成長，若公司股價已充分反映樂觀預期，實際財務表現仍可能無法推動估值進一步上升。

對個人投資人而言，CoWoS 更適合作為理解 AI 半導體供應鏈的分析工具，而非獨立的買入或賣出訊號。若要更全面評估產業變化，需將先進封裝與 HBM、晶圓代工、GPU 出貨量、客戶資本支出及企業利潤率一併考量。

總結

CoWoS 是 TSMC 用於高效能運算與 AI 加速器的重要先進封裝技術。它透過高密度互連結構，將 GPU、運算小晶片與 HBM 整合於同一封裝內。其影響不僅限於晶片組裝，也會影響運算與記憶體之間的資料傳輸效率、系統效能及製造擴展能力。

隨著 NVIDIA、AMD 與主要雲端服務供應商持續開發 AI 加速器，先進封裝已成為影響晶片供應的重要因素。即使先進製程晶圓供應充足，HBM、CoWoS 或封裝基板的瓶頸仍可能限制最終產品交付。

未來，隨著 CoWoS-L、大型封裝技術及其他先進封裝解決方案持續發展，AI 晶片之間的競爭將愈來愈取決於製造、記憶體與系統整合能力的協調。對半導體投資人而言，了解 CoWoS 有助於從 GPU 以外的角度，檢視 AI 產業真實的供需動態。不過，評估時仍需納入企業獲利、產能利用率及股票估值。

常見問題

CoWoS 是什麼？

CoWoS 是 TSMC 開發的先進封裝技術。它透過高密度互連結構，將運算晶片與 HBM 等元件整合於同一封裝內，主要用於 AI 與高效能運算。

CoWoS 是 2.5D 還是 3D 封裝？

CoWoS 通常被歸類為先進 2.5D 封裝技術。它可在同一封裝中連接多顆晶片，也可整合使用內部 3D 堆疊結構的 HBM。不過，CoWoS 不應直接等同於所有 3D 晶片堆疊技術。

CoWoS 與 HBM 有何不同？

HBM 是高頻寬記憶體技術，而 CoWoS 是先進封裝技術。HBM 提供高速資料存取，CoWoS 則有助於在運算晶片與 HBM 之間建立高密度互連。

為何 CoWoS 會影響 NVIDIA 與 AMD GPU 的供應？

高階 AI GPU 通常必須先與 HBM 完成封裝，才能交付。若 CoWoS 產能不足，已完成製造的運算晶片仍可能無法如期成為最終產品。

為何 CoWoS-L 愈來愈重要？

CoWoS-L 可透過 RDL 與局部矽互連結構支援更大規模的晶片整合，滿足下一代 AI 加速器對更多運算小晶片與 HBM 的需求。

CoWoS 產能增加是否代表 TSMC 股價一定會上漲？

不一定。產能擴張可能帶來業務機會，但股票表現也取決於資本支出、製造成本、產能利用率、獲利能力與市場估值。