Samsung Electronicsは、Googleの2nm TPU I/Oダイの「バックエンド設計」を外注することを検討

Samsung Electronicsは、Googleの2nmベースのテンソル処理ユニット（TPU）における入出力（I/O）ダイのバックエンド設計業務を外部委託することを検討している。同社は、増加するファウンドリー受注によって社内の人員体制が逼迫していることを背景に、支援してくれる潜在的なパートナーを調査している。
7月15日付で複数の業界筋によると、Samsung Electronicsは最近、設計ソリューションパートナー（DSP）に対し、「Icefish（アイスフィッシュ）」とコードネームされたGoogleの第10世代、2nmベースTPUのI/Oダイに関わるバックエンド設計プロジェクトの需要について調査を行ったという。
TPUはGoogle独自のAIアクセラレータだ。Geminiを含むGoogleのAIモデルを動かすのに使われる。報道によれば、Googleは第10世代TPUをMediaTekと共同で設計しており、最短2028年から量産を開始する計画だ。
TPUは、演算プロセッサとI/Oダイで構成される。演算プロセッサはTSMCが1.4nmプロセスで製造する見通しで、Samsung Electronicsは2nmプロセスでTPUのI/Oダイを製造する。I/Oダイは、演算プロセッサと高帯域メモリ（HBM）間のデータ転送を担う。
DSPは、顧客のチップ設計を、Samsung Electronicsのファウンドリー製造施設向けに最適化された製造可能な設計へ変換する。このプロセスはバックエンド設計と呼ばれる。チップ上で物理的に実装するためのロジック回路の配置・配線、テスト用回路の設計、設計の検証などが含まれる。Samsung Electronicsは、この作業の一部または全部をDSPに外注するか、それとも社内で対応するかを検討している。
Teslaの2nm自動運転チップでは、Samsung Electronicsは自社人員を使ってバックエンド設計を手がけた。だが最近になって、2nmプロセス向けの需要急増により、利用可能な人員の不足に直面したと報じられている。
Samsung Electronicsは最近、GoogleやTeslaに加えて2nm顧客としてAnthropicとDeepXを確保したとされる。業界筋は「TSMC（2nm市場でSamsungの競合）が容量制約で受け入れられない一部の受注が、Samsung Electronicsに流れてきている」と述べた。
バックエンド設計の外注先として、ADTechnologyとGaonchipsが現在検討されている。両社は、GoogleのTPUと同じプロセス技術を用いた2nmプロジェクトの準備を進めるか、すでに実施している。
ただし、両社は特に強い前向きさは示していない。すでに大規模なプロジェクトに取り組んでおり、バックエンド設計は本質的に付加価値の比較的低いサービス契約である。そのため、設計からテープアウトまでプロセス全体を主導するアプリケーション特化型集積回路（ASIC）プロジェクトを好むという。とはいえ、主要なテクノロジー企業による先進2nmプロジェクトでの実績を積むため、限られた範囲の作業を引き受ける方向に傾いていると報じられている。
プロセス技術や契約条件によって金額は異なるものの、バックエンド設計プロジェクトは一般に数百億ウォン規模の価値があり、ASICプロジェクトは通常数千億ウォン規模だ。量産により収益を保証するASICプロジェクトでは、契約金額が数兆ウォンにまで膨らむ可能性がある。
ADTechnologyは現在、「ADP620」に注力している。これは2nmの中央処理装置（CPU）プロジェクトだ。このプロジェクトを土台に、同社は2028年から2029年の間に年商1兆ウォン（KRW 1 trillion）を超えることを目指している。
Gaonchipsも、通商産業資源部（Ministry of Trade, Industry and Energy）の「K-On-Device AI」プロジェクト（価額は約8000億ウォン、KRW 800 billion）への参加準備を進めている。同社は、Hyundai Motorおよび他のパートナーと協力して、先進運転支援システム（ADAS）向けの5nmベースのチップを開発する計画だ。
ADTechnologyやGaonchipsに加えて、Alphachipsも潜在的な請負企業として取り沙汰されている。同社は、GoogleのTPUプロジェクトを成長の牽引役だと見ており、参加意欲がより高いと報じられている。