現地調査：TSMCが現在のCPOを獲得、サムスンは次の一戦に賭けている

現在のデータセンターの「共封装光学（CPO）」競争では、TSMC（台積電）がブロードコム（博通）とNVIDIA（英伟达）の製品の進捗により先行している。対照的に、サムスンは次の段階に向けて賭けに出ているのかもしれない。

7月12日、機関PhotonCapが現地調査のレポートを公開し、スイッチ向けCPOは技術検証の段階から正式に顧客デプロイ段階へ移行したと指摘した。

TSMCのこの領域における製造と先進パッケージング能力は、すでに最初のトップレベルの商用プロジェクトによって検証されている。ただし今後の戦局は、現時点のスイッチCPOよりはるかに複雑だ。

光学I/O（光インターコネクト）が異種計算チップ（XPU）と高帯域メモリ（HBM）を含むパッケージ内部まで深く入り込むとき、3者の協調設計を主導できる者が、業界全体の競争軸を塗り替えることになる。

サムスン電子の上級副社長Won-Kyoung Choiが7月9日にNano Koreaで述べたところによれば、同社は2.xD先進パッケージを開発中であり、HBM、論理チップ、シリコンフォトニクス（光）チップを同一パッケージに統合する計画だ。この方向性が狙い定めるのは、将来のAI計算向けパッケージの光学I/Oである。

現在のTSMC主導「スイッチCPO」

現行のCPO市場において、TSMCは疑う余地のないリーダーだ。

調査によると、ブロードコムはTSMCのCOUPE（コンパクト汎用フォトニック・エンジン）プラットフォームに基づく102.4Tbps CPOイーサネット・スイッチを、初期顧客へサンプル出荷した。

同時に、NVIDIAのQuantum-X光子スイッチは出荷を開始しており、Spectrum-Xイーサネット光子スイッチも量産段階に入っている。最初の採用企業にはCoreWeave、Lambda、オラクルが含まれる。

この世代の製品に共通するポイントは：光学エンジンがスイッチASIC（特定用途向け集積回路）の近くに配置されることだ。その中核となる製造基盤は、TSMCの成熟したシリコンフォトニクス技術と、SoIC 3Dスタック能力にある。

このアーキテクチャにおける競争の焦点は、フォトニック集積回路（PIC）と電子集積回路（EIC）のスタック、ボンディング、そしてそれらをスイッチのパッケージへ統合することにある。この段階ではHBMは必須コンポーネントではない。

**一方で、サムスンが公開する「ターンキー（Turnkey）CPOソリューション」ロードマップは、目標を2029年に設定している。**現行のスイッチCPOの出荷量と顧客検証を基準にすると、サムスンはTSMCと同じ商用化のリズムをまだ確立できていない。

消費電力の懸念が光学エンジンを計算チップ「より近く」へ押し進める

光学I/Oが従来のボードレベル（Board-level）からパッケージ内部へ移る理由で、最も核心にあるのは**省エネ（能耗）**だ。

サムスンのファウンドリー（Foundry）がOECC 2026に向けて出した展示資料は、重要な段階を明らかにしている：

• プラグ可能な光モジュールをボードレベルで展開する場合、1ビット当たりの消費電力は約 10pJ；
• 光学エンジンをスイッチ近傍の**基板（Substrate）**に配置すると、消費電力は約 5pJまで低下；
• 光学I/OがさらにXPU近傍の**インターポーザー（Interposer）**へ踏み込むと、消費電力は大幅に 2pJまで下がる。

**この変化の核心ロジックは「電気信号の伝送距離を短縮すること」**にある。光学エンジンが計算チップに近いほど、電気配線（電気リンク）は短くなり、ボードレベルの配線やコネクタの損失を補うために必要な信号調整も少なくて済む。

したがって、先進パッケージングは「物理的な省電力優位」を「商用製品の優位」へ転換するための重要なステップだ。これは、CPOがプラグ可能な光モジュールを直ちに駆逐することを意味しない。両者は、異なる伝送距離と消費電力予算のもとで長期的に共存することになる。

ただしサムスンのデータ予測が示すトレンドでは、プラグ可能な光学市場の年成長率は25％超、CPO市場の年成長率は150％以上に達する。資本と研究開発リソースが、高集積度の光学アーキテクチャへ狂ったように流れ込んでいる。

2種類のCPOアーキテクチャ、サムスンとTSMCの“ずれた”競争

「スイッチCPO」と「XPU-HBMの光学I/O」を混同すると、次の段階の競争の複雑さを大幅に過小評価してしまう。実際にはこれは、まったく異なる2つのアーキテクチャだ。

1つ目は、現在の主流の「スイッチCPO」。光学エンジンをスイッチASICの隣に配置し、ブロードコムやNVIDIAの製品はこのタイプに該当する。解決するのは、高帯域なスイッチング環境における相互接続の消費電力と信号整合性の問題だ。TSMCの防波堤（強み）は、シリコンフォトニクス、先進ボンディング、そしてスイッチのパッケージ統合にある。

2つ目は、「XPU-HBMシステム」を対象にした光学I/Oパッケージ。その構造は、インターポーザー上でXPU（またはGPU）、HBM、そしてPICとEICを含む光学エンジンを同時に構成するものだ。このとき光学I/Oはもはやスイッチの周辺部品ではなく、真に「計算パッケージ」の一部になる。

サムスン幹部が最近提示した2.xD先進パッケージは、この方向を狙っている。計画では、HBM、ロジックチップ、シリコンフォトニクスチップを同一パッケージに統合し、パネルレベルの再配線レイヤ（RDL）のインターポーザーを介してシステムパッケージの拡張能力を高め、AIデータセンターの“膨大な帯域のスループット需要”に対応する。

投資家にとって、これら2つのアーキテクチャの競争ロジックはまったく異なる。前者は単一の製造・パッケージング工程の成否を問う。一方で後者は、計算・メモリ・光学・パッケージを「設計の初期段階」から深く共同最適化することを要求する。

サムスンの切り札と、複数ダイの歩留まりという現実的な制約

サムスンの最大の潜在的な差別化優位は、その**「三位一体」**とも言える事業の全体像で、同社はHBM、ロジックチップのファウンドリー、そしてシリコンフォトニクス・プラットフォームを同時に持っている。

TSMCは優れたロジックのファウンドリー、シリコンフォトニクス技術、CoWoSパッケージ能力を備えているが、自社ではHBMを生産していない。

それに対しサムスンは、SF4ベースの裸片を通じてHBMと同社のファウンドリー能力を接続し、自前のシリコンフォトニクス・プラットフォームも構築できている。つまりサムスンは理論上、HBMインターフェース、ロジックI/O、光学エンジン、熱管理の共同協調設計を社内で完結でき、外部のメモリ供給業者の都合に左右される必要がない。

2.xDパッケージは、極めて厳しい「複数ダイの歩留まり」テストに直面する。ロジック、HBM、PIC、EIC、そしてインターポーザーが同一パッケージに詰め込まれると、どれか一つのコンポーネントが失敗しても、全体の高価なパッケージが廃棄になる。

チップ数の増加、パッケージ面積の拡大、ボンディングの複雑化は、歩留まり圧力とコストリスクを何倍にも拡大している。

**その一方で、相手も手をこまねいていない。**TSMCはCOUPEとCoWoSパッケージの統合を進め、成熟した外部エコシステムを通じてHBMへ接続している。

また他方で、ストレージ大手のSKハイニックスも先進パッケージ能力を必死に補っており、米インディアナ州に38.7億ドルを投資する先進パッケージ工場は2028年に量産開始予定で、すでにCPOをメモリシステムへ組み込むための技術開発ロードマップにも含めている。

光学、メモリ、パッケージの越境的な協同は、全産業チェーンの共通の注力点になりつつある。

勝敗を決めるのは注文だけが唯一の基準

TSMCは、スイッチCPOの最初のラウンドで勝利を収めた。その優位性は、実際の顧客によるサンプル提供、製品の出荷、そして量産の進捗という“確かな結果”に基づいている。

一方サムスンは次の戦いに賭けている。HBM、ロジック、シリコンフォトニクスにおける垂直統合の強みを活用し、AI計算パッケージ領域で飛び出して追い越すことを狙う。

しかし、市場は「技術ロードマップ」を「商用の防波堤（護城河）」と同一視してはいけない。

今後12か月で業界が最も追うべき信号は1つだけだ。市場で、指名された顧客の設計注文が登場し、HBM、ロジックチップ、光学I/Oを同一パッケージに束ねてサムスンに委託して製造することが明確に要求されるかどうか？

もしこの注文が実現すれば、サムスンの「三位一体」は紙の資産から、真の商用の切り札へと変わる。

一方で、なかなか実現できなければ、TSMCが先行するプロセスと外部HBMエコシステムによって構築した柔軟な道筋が、AIの巨頭たちにとって最も確実な選択肢であり続けるだろう。

リスク提示および免責条項

        市場にはリスクがあり、投資には慎重さが必要である。本記事は個人投資助言を構成するものではなく、個々のユーザーの特別な投資目標、財務状況、または必要性も考慮していない。ユーザーは、本記事におけるいかなる意見、見解、結論が自らの特定の状況に適合するかを検討すべきである。これに基づいて投資する場合、責任は自己に帰する。