SemiAnalysis: SPHBM4 Standardは、AIの先進パッケージングにおけるボトルネックを緩和し、基板業界に利益をもたらす可能性がある

7月3日、半導体およびAIの独立系調査機関であるSemiAnalysisが記事を公開し、先週JEDECが高帯域幅メモリ向けJESD330-4の標準パッケージであるSPHBM4規格を発表したと述べた。SPHBM4はHBM4と同じDRAMスタックを使用するが、異なるバッファチップに置き換えることで、標準パッケージでのHBMアセンブリの実現を目指し、AIの先端パッケージにおけるボトルネックを緩和する狙いがある。SPHBM4のコンセプトは、HBM4の性能を維持しつつ、高価で供給制約のある先端パッケージへの依存を大幅に減らすことだ。SPHBM4は基板業界にとって大きな追い風だ。1つには、従来のHBMは距離によって広い並列信号がすぐに劣化してしまうため、GPUの非常に近くに保つ必要があるが、SPHBM4は高速シリアルチャネルを用いることで、メモリを最大20ミリメートル離して配置できるため、パッケージ面積が拡大するにつれて、チップあたりに必要な基板材料の総面積が大きく増える。もう1つには、32Gbpsの信号を有機基板を直接通すことは電気的な複雑さを増大させるため、SPHBM4は、20〜28層以上の高性能・高密度ABF基板、さらに将来的にはガラス基板の採用を促進するという。SPHBM4は、AIチップの複雑なエンジニアリング負担を「シリコンインターポーザ+ABF基板」の組み合わせから、超大型で高層のABF基板へと移し、さらにガラス基板の採用を前倒しすることさえ示しており、「基板の繁栄はちょうど始まったばかりだ」と述べた。
原文表示
このページには第三者のコンテンツが含まれている場合があり、情報提供のみを目的としております(表明・保証をするものではありません)。Gateによる見解の支持や、金融・専門的な助言とみなされるべきものではありません。詳細については免責事項をご覧ください。
  • 報酬
  • コメント
  • リポスト
  • 共有
コメント
コメントを追加
コメントを追加
コメントなし
  • ピン留め