近日、中国科学院科技論文プレプリントプラットフォームChinaXivで公開された論文によると、華為技術の董事であり半導体事業部総裁である何庭波氏が、A time scaling theory for multi-layer electronic systems（『マルチレベル電子システムの時間スケーリング理論』、業界では「タオ（τ）の法則」と呼ばれる）のV2版を発表した。
5月25日に発表されたV1版と比較して、新版の論文は元の理論枠組みを維持しつつ、多くの工学的実装の詳細、実測データ、製品進化のロードマップを追加し、「タオ（τ）の法則」が半導体産業の発展を導く新たな原則としての実現可能性をさらに論証している。
「タオ（τ）の法則」V2版の論文は発表後大きな注目を集め、執筆時点でのアクセス数は27万回を超え、ダウンロード数は5.5万回を超えている。
投資機会の観点から見ると、機関投資家のレポートによれば、EDA（電子設計自動化）ツールチェーンは論理折り畳みの普及に不可欠であり、EDAツールチェーンは論理折り畳みにおける最大の成長機会である。さらに、先進パッケージング、ウェーハ、テスト機器などの分野のメーカーも恩恵を受ける可能性がある。
新たな麒麟チップの実測データを開示
「タオ（τ）の法則」は、「幾何学的スケーリング」に代わり「時間（τ）スケーリング」を半導体および電子システムの進化の新たな指導原則として提唱する。論理折り畳みなどの革新的技術を通じて、信号伝搬遅延を継続的に圧縮し、トランジスタ密度を絶えず向上させることで、半導体および電子システムの持続的進化を実現する。
V2版の論文によると、2025年の麒麟9030 Proチップが従来の平面設計ベースラインを採用したのに対し、麒麟2026は論理折り畳みを採用し、同じプロセスノードでトランジスタ密度を155MTr/mm²から238MTr/mm²に向上させた。この向上幅は従来では3年の幾何学的スケーリングを必要としたものである。麒麟2026は1.1Vの供給電圧で、クロック周波数も13%向上し3.1GHzとなった。麒麟9030 Proと比較して、25℃環境、同じ性能目標の下で、麒麟2026は供給電圧を1.1Vから0.9Vに低減でき、正規化消費電力は0.59に低下、すなわち消費電力が41%削減された。
今年5月、何庭波氏はメディアのインタビューで、「タオ（τ）の法則」の下で、チップの進化は「加速度的な」発展が可能であり、今年秋に華為技術は新しい麒麟スマートフォンチップを発表する予定であり、これが最初の完全な「タオチップ」であると述べた。
V2版の論文は、今後10年間で、論理折り畳みは局所的なクリティカルパスの折り畳みから、全面的かつマルチレベルの折り畳みへと進化すると予測している。すなわち、各パッケージ内に3層、4層、さらにはそれ以上の有効層が集積される。2026年から2035年にかけて、トランジスタ密度は400MTr/mm²以上へと向かうと見込まれる。
同時に、論理折り畳みにより、麒麟チップはCPUコア周波数を大幅に向上させ、4GHz以上の周波数を実現する道を開く。
「タオ（τ）の法則」は高エネルギー効率のAI演算基盤に新たな道筋を提供
タオの法則V1版の論文は、2020年5月から2026年5月までの期間に、華為技術の半導体部門は381種類のチップを設計し量産したと述べている。これらのチップはモバイル、人工知能、自動車、産業、インフラなどの分野で使用されている。製品ポートフォリオ全体で、τスケーリング戦略は常に検証されてきた。
「タオ（τ）の法則」は人工知能の分野でも同様に適用可能である。V2版の論文では、AIデータセンターにおけるτスケーリングについて説明されている。τスケーリングはAIレベルでは、システムアーキテクチャ（統一バス）、Hi-ONE光相互接続、およびパッケージ自体のトポロジ再構成（3D折り畳み）の3つの階層で協調して実現される。V2版の論文では、統一バス、Hi-ONE、および3D折り畳みの3つの技術の役割分担と協調をさらに説明するための模式図が追加されている。
何庭波氏は論文の中で、2030年頃に昇騰990が論理折り畳みをAIアクセラレータの分野に導入すると予測している。この発展経路に従えば、2035年までにハードウェア集積度が100倍以上向上し、τ縮小効果はデバイスレベルだけでなく、スタックの各層をカバーするようになると見込まれる。
浙商証券のレポートによれば、華為技術の「タオ（τ）の法則」のAIチップ設計における核心的な価値は、単にプロセスの微細化に依存するのではなく、体系的なアーキテクチャ革新を通じて、AI演算能力の爆発的な需要が求める高エネルギー効率と高演算密度の緊急のニーズに応えることにある。AI演算基盤にとって、「タオ（τ）の法則」は、大規模モデル時代のデータ転送負荷の大きさやエネルギー消費コストの高さという核心的な課題に応え、グリーンで高エネルギー効率のAI演算基盤を構築するための持続可能な発展経路を提供する。
機関はEDAツールチェーンが最大の成長機会と指摘
投資機会の観点から見ると、現在のEDAツールは平面設計時代に向けて開発されており、機関投資家はEDAツールチェーンに期待を寄せている。交銀国際のレポートによれば、論理折り畳みの全面的な普及における主な制約はEDAツールチェーンにある。現在のEDAツールは2次元チップ設計の時代に生まれたものであり、論理折り畳みの要求はこれとは全く異なる。EDAツールチェーンは論理折り畳みにおける最大の成長機会である。
さらに、アナリストは、論理折り畳みの実現は先進パッケージングに大きく依存していると述べている。中原証券のレポートによれば、論理折り畳みはチップ性能を大幅に向上させることができ、2.5D/3D集積、ハイブリッドボンディング、TSV（シリコン貫通電極）、Chiplet（チップレット）などの先進パッケージング技術に基づく必要がある。先進パッケージングはチップ性能に影響を与える中核的な工程となり、先進パッケージングおよびテスト機器の需要の急速な成長を促進し、ウェーハ工場が論理折り畳みアーキテクチャをサポートすることで、キャパシティの加速的な解放が期待される。国内の先進パッケージングメーカー、ウェーハ工場、半導体装置メーカーへの投資機会に注目することを推奨する。
機関は、PCB（プリント基板）分野もタオの法則の進化から恩恵を受ける可能性があると予測している。財信証券のレポートによれば、PCBは主要な電子相互接続部品として、電気的接続を提供するだけでなく、デジタルおよびアナログ信号伝送、電源供給、RFマイクロ波信号の送受信などの業務機能も担っている。「タオ（τ）の法則」の進化は、PCB産業のハイエンド化をさらに促進し、高密度相互接続のトレンドを強化し、VPD（垂直電源供給）、埋め込みなどの技術の実装ペースを加速させ、PCB製品の付加価値と産業競争力の壁を高めると期待される。
(編集：文静)
キーワード：
半導体
4.85M 人気度
76.8M 人気度
69.15K 人気度
245.41K 人気度
40.34K 人気度
“タオの法則”V2版が登場、半導体産業チェーンにはどのような新たなチャンスが訪れるのか？
近日、中国科学院科技論文プレプリントプラットフォームChinaXivで公開された論文によると、華為技術の董事であり半導体事業部総裁である何庭波氏が、A time scaling theory for multi-layer electronic systems（『マルチレベル電子システムの時間スケーリング理論』、業界では「タオ（τ）の法則」と呼ばれる）のV2版を発表した。
5月25日に発表されたV1版と比較して、新版の論文は元の理論枠組みを維持しつつ、多くの工学的実装の詳細、実測データ、製品進化のロードマップを追加し、「タオ（τ）の法則」が半導体産業の発展を導く新たな原則としての実現可能性をさらに論証している。
「タオ（τ）の法則」V2版の論文は発表後大きな注目を集め、執筆時点でのアクセス数は27万回を超え、ダウンロード数は5.5万回を超えている。
投資機会の観点から見ると、機関投資家のレポートによれば、EDA（電子設計自動化）ツールチェーンは論理折り畳みの普及に不可欠であり、EDAツールチェーンは論理折り畳みにおける最大の成長機会である。さらに、先進パッケージング、ウェーハ、テスト機器などの分野のメーカーも恩恵を受ける可能性がある。
新たな麒麟チップの実測データを開示
「タオ（τ）の法則」は、「幾何学的スケーリング」に代わり「時間（τ）スケーリング」を半導体および電子システムの進化の新たな指導原則として提唱する。論理折り畳みなどの革新的技術を通じて、信号伝搬遅延を継続的に圧縮し、トランジスタ密度を絶えず向上させることで、半導体および電子システムの持続的進化を実現する。
V2版の論文によると、2025年の麒麟9030 Proチップが従来の平面設計ベースラインを採用したのに対し、麒麟2026は論理折り畳みを採用し、同じプロセスノードでトランジスタ密度を155MTr/mm²から238MTr/mm²に向上させた。この向上幅は従来では3年の幾何学的スケーリングを必要としたものである。麒麟2026は1.1Vの供給電圧で、クロック周波数も13%向上し3.1GHzとなった。麒麟9030 Proと比較して、25℃環境、同じ性能目標の下で、麒麟2026は供給電圧を1.1Vから0.9Vに低減でき、正規化消費電力は0.59に低下、すなわち消費電力が41%削減された。
今年5月、何庭波氏はメディアのインタビューで、「タオ（τ）の法則」の下で、チップの進化は「加速度的な」発展が可能であり、今年秋に華為技術は新しい麒麟スマートフォンチップを発表する予定であり、これが最初の完全な「タオチップ」であると述べた。
V2版の論文は、今後10年間で、論理折り畳みは局所的なクリティカルパスの折り畳みから、全面的かつマルチレベルの折り畳みへと進化すると予測している。すなわち、各パッケージ内に3層、4層、さらにはそれ以上の有効層が集積される。2026年から2035年にかけて、トランジスタ密度は400MTr/mm²以上へと向かうと見込まれる。
同時に、論理折り畳みにより、麒麟チップはCPUコア周波数を大幅に向上させ、4GHz以上の周波数を実現する道を開く。
「タオ（τ）の法則」は高エネルギー効率のAI演算基盤に新たな道筋を提供
タオの法則V1版の論文は、2020年5月から2026年5月までの期間に、華為技術の半導体部門は381種類のチップを設計し量産したと述べている。これらのチップはモバイル、人工知能、自動車、産業、インフラなどの分野で使用されている。製品ポートフォリオ全体で、τスケーリング戦略は常に検証されてきた。
「タオ（τ）の法則」は人工知能の分野でも同様に適用可能である。V2版の論文では、AIデータセンターにおけるτスケーリングについて説明されている。τスケーリングはAIレベルでは、システムアーキテクチャ（統一バス）、Hi-ONE光相互接続、およびパッケージ自体のトポロジ再構成（3D折り畳み）の3つの階層で協調して実現される。V2版の論文では、統一バス、Hi-ONE、および3D折り畳みの3つの技術の役割分担と協調をさらに説明するための模式図が追加されている。
何庭波氏は論文の中で、2030年頃に昇騰990が論理折り畳みをAIアクセラレータの分野に導入すると予測している。この発展経路に従えば、2035年までにハードウェア集積度が100倍以上向上し、τ縮小効果はデバイスレベルだけでなく、スタックの各層をカバーするようになると見込まれる。
浙商証券のレポートによれば、華為技術の「タオ（τ）の法則」のAIチップ設計における核心的な価値は、単にプロセスの微細化に依存するのではなく、体系的なアーキテクチャ革新を通じて、AI演算能力の爆発的な需要が求める高エネルギー効率と高演算密度の緊急のニーズに応えることにある。AI演算基盤にとって、「タオ（τ）の法則」は、大規模モデル時代のデータ転送負荷の大きさやエネルギー消費コストの高さという核心的な課題に応え、グリーンで高エネルギー効率のAI演算基盤を構築するための持続可能な発展経路を提供する。
機関はEDAツールチェーンが最大の成長機会と指摘
投資機会の観点から見ると、現在のEDAツールは平面設計時代に向けて開発されており、機関投資家はEDAツールチェーンに期待を寄せている。交銀国際のレポートによれば、論理折り畳みの全面的な普及における主な制約はEDAツールチェーンにある。現在のEDAツールは2次元チップ設計の時代に生まれたものであり、論理折り畳みの要求はこれとは全く異なる。EDAツールチェーンは論理折り畳みにおける最大の成長機会である。
さらに、アナリストは、論理折り畳みの実現は先進パッケージングに大きく依存していると述べている。中原証券のレポートによれば、論理折り畳みはチップ性能を大幅に向上させることができ、2.5D/3D集積、ハイブリッドボンディング、TSV（シリコン貫通電極）、Chiplet（チップレット）などの先進パッケージング技術に基づく必要がある。先進パッケージングはチップ性能に影響を与える中核的な工程となり、先進パッケージングおよびテスト機器の需要の急速な成長を促進し、ウェーハ工場が論理折り畳みアーキテクチャをサポートすることで、キャパシティの加速的な解放が期待される。国内の先進パッケージングメーカー、ウェーハ工場、半導体装置メーカーへの投資機会に注目することを推奨する。
機関は、PCB（プリント基板）分野もタオの法則の進化から恩恵を受ける可能性があると予測している。財信証券のレポートによれば、PCBは主要な電子相互接続部品として、電気的接続を提供するだけでなく、デジタルおよびアナログ信号伝送、電源供給、RFマイクロ波信号の送受信などの業務機能も担っている。「タオ（τ）の法則」の進化は、PCB産業のハイエンド化をさらに促進し、高密度相互接続のトレンドを強化し、VPD（垂直電源供給）、埋め込みなどの技術の実装ペースを加速させ、PCB製品の付加価値と産業競争力の壁を高めると期待される。
(編集：文静)
キーワード：