SemiAnalysis:NVIDIAの複数のAIラックレベルアーキテクチャが延期または調整、Rubin Ultraの拡張パスが制限される

robot
概要作成中
BlockBeats報道、7月6日、SemiAnalysisは、NVIDIAの最新ラックレベル相互接続アーキテクチャKyberNVL144がリリースからわずか3ヶ月で大幅な変更が行われ、当初計画から12ヶ月以上遅れて2028年に延期されたと発表しました。主な理由は、PCB平面設計が製造実現性において依然として課題に直面しているためです。同時に、NVL72x2バックトゥバックラックアーキテクチャは中止されました。この方式は、2つのOberonラックを背中合わせに配置することで純銅NVLinkの拡張能力を向上させるために考案されましたが、その構造の複雑さとハイパースケールクラウドベンダー(CSP)への高い運用負荷により、市場から強い疑問が寄せられ、最終的に放棄されました。CPO(共同パッケージング光学)技術がまだ成熟していないため、NVIDIAのCPONVSwitchに基づくより大規模な拡張方式(例:NVL576)も引き続き遅延するか、または小ロット試作に限定される可能性があります。これは、CPOが成熟するまで、NVIDIAには安定した大規模スケールアップソリューションが不足していることを意味します。さらに、RubinUltraの製品ロードマップにも変更が生じました。当初計画されていた「4計算チップ」バージョンは中止され、「2計算チップ」バージョンのみが残され、システム全体のパフォーマンス規模は当初計画の約半分になると予想されます。一連の調整は、NVIDIAがRubinUltra世代におけるスケールアップ拡張能力に制限を受けることを意味します。CPONVSwitchがFeynmanアーキテクチャ以前に実用化できない状況では、AMDMI500XやGoogleTPUv8iなどの競合他社が大規模トレーニングクラスターの拡張能力において相対的なウィンドウを得る可能性があります。同時に、NVIDIAはOberonRubinラックとその「Ultra」バージョンを大量に出荷することで、製品移行期の市場需要を満たし、全体的なサプライチェーンのリズムを維持すると予想されます。
原文表示
このページには第三者のコンテンツが含まれている場合があり、情報提供のみを目的としております(表明・保証をするものではありません)。Gateによる見解の支持や、金融・専門的な助言とみなされるべきものではありません。詳細については免責事項をご覧ください。
  • 報酬
  • コメント
  • リポスト
  • 共有
コメント
コメントを追加
コメントを追加
コメントなし
  • ピン留め