世の中はDRAMに長く苦しめられている

現在、データセンターは新たな危機に直面している——それは演算能力不足ではなく、メモリの高騰である。

近年、大規模言語モデルの推論、インメモリデータベース、高性能コンピューティングなどのAI業務の急拡大により、データセンターはメモリリソースの限界点に達しつつある。かつてサーバーの標準構成部品だったDRAMは、今や最も高価で希少なインフラリソースとなり、価格高騰と供給の硬直性が、AI演算リソースの展開ペースを制約する重要な要因となっている。

Counterpoint Researchの追跡データによると、64GB DIMMのメモリ価格は2025年第3四半期から2026年第1四半期までの間に3.5倍に上昇し、上昇トレンドはまだピークを迎えていない——2026年第3四半期までに、累積上昇率は5倍に達すると予想されている。

TrendForceのデータはより直接的で、2026年第1四半期のDRAM契約価格は前期比93％から98％上昇し、世界のDRAM産業全体の収益は前期比81％増の970億米ドルに達した。第2四半期に入っても上昇は止まらず、契約価格はさらに58％から63％上昇すると予想されている。

現物市場のシグナルはさらに直接的で、現在のサーバーグレードDDR5 RDIMMの現物単価は1GBあたり27～37米ドルであり、12TBのメモリプールを構築するだけで、純粋なDRAMハードウェアの調達コストは約50万米ドルに近づく。

DRAM危機、全面勃発

この価格高騰の根本原因は、HBMによるDRAM生産能力の継続的な蚕食にある。

関連データによると、AIのトレーニングと推論における高帯域幅メモリへの需要爆発に伴い、HBMがDRAMウェハー生産能力に占める割合は、2020年の2％から2026年には推定25％に上昇する。サムスン、SKハイニックス、マイクロンの3大メーカーは、高収益のHBMに高品質な生産能力を振り向けている。2025年から2027年のHBM投入量は、全体のDRAM投入量に占める割合がそれぞれ18％、22％、約30％になる見込みである。HBM1枚のウェハーは、DDR5の約3枚分の生産能力を消費する。3大メーカーは、スマートフォンやPC向けの低収益注文を積極的に削減し、生産能力をAIに全力投球している。さらに、ハイパースケールクラウドベンダーが複数年にわたる長期契約で将来のウェハー生産を先食いしていることも、サーバー向け標準DRAMの供給をさらに圧迫している。

そして、供給側の硬直性が、短期的な不足の緩和を困難にしている。

先進的なDRAMプロセスはEUVリソグラフィ装置に大きく依存しており、1台の装置価格は約2億米ドルにも上る。近代的なウェハー工場への投資は、順調に進んでも数百億米ドルに達し、建設期間も数年単位となる。生産能力の拡大スピードは、AI需要の成長の足取りに到底追いついていない。

ジェフリーズは、国産メーカーの影響を除けば、2026年の世界のストレージビット供給増加率はわずか7％から8％になると予想している。DRAMとNANDを合わせると、月間約15万～20万枚の供給不足が発生する可能性がある。マイクロン・テクノロジーは2026年第3四半期の決算説明会で、業界の供給が2028年に徐々に改善する可能性はあるものの、ストレージ供給がいつ成長を続ける需要に追いつくかは現時点では判断が難しいと述べている。

さらに、この圧力はデータセンターから消費者向けにも波及している。

XboxのCEOであるAsha Sharma氏は、過去2年間でメモリコストが約5倍に上昇し、その結果、同社は市場の需要を満たすのに十分な数のゲーム機を生産できなくなったと公に述べている。Appleも、iPhone、Mac、iPadなどの製品で値上げを実施すると発表している。

モルガン・スタンレーのアナリストShawn Kim氏のチームは、メモリ価格の高騰と供給不足はデジタル経済全体のリスクに発展しつつあり、「AIインフラのボトルネックから、ハードウェアの利益率、端末の価格、クラウドコスト、インフレ、さらには政策レベルにまで波及している」と指摘している。

サーバーの部品表におけるDRAMの割合の変化は、この問題をより明確に示している。2023年、DRAMはサーバー全体のコストの約50％を占めていた。2026年半ばまでに、この割合は60％から90％に上昇し、平均は約75％となった。CPUの価格は下落していないが、メモリ価格の急騰を背景に、CPUの値上げ幅は取るに足らないものに見える。

さらに皮肉なことに、多額の費用をかけて購入したメモリの実際の利用率は高くない。Metaなどのハイパースケールベンダーの実測データによると、データセンターのメモリは、一般的に容量の約半分しかアクティブな「ホットデータ」を保持しておらず、大量のコールドデータが高価なDRAMリソースを長期間占有している。

高価で希少なDRAMに直面し、業界プレイヤーは別の道を模索し始めている。もはや単にハードウェアを積み上げるのではなく、技術的手段を用いてDRAMへの依存を減らすのである。

AMD：AI予測スケジューリングでフラッシュをメモリに「隠す」

AMDは、最も軽量なソフトウェアによるアプローチを選択した。

2026年6月、AMDはメモリ最適化企業MEXTの買収を発表した。その中核的な目標は、AI駆動型のメモリ階層化技術を導入し、コールドデータを高価なDRAMから低コストのNANDフラッシュに移行させ、効果的なメモリ容量を低コストで拡大することである。

MEXTは2023年に設立され、創業チームは実績豊富である。共同創業者兼CEOのGary Smerdon氏は、かつてFusion-ioのチーフストラテジー兼プロダクトオフィサーであり、フラッシュストレージを大規模に商業化した先駆者である。10年以上前には、AppleやMeta Platformsが主要顧客であった。

MEXTは、メモリ効率のボトルネックに対処するため、AIベースのメモリ階層化技術を開発した。この技術は、アクセス頻度の低いデータを、高価なDRAMから単位容量あたりのコストがはるかに低いNAND型フラッシュメモリに移行し、アプリケーションの動作に影響を与えない。

MEXTの主力製品は、Predictive Memory Engine（予測メモリエンジン）であり、完全にソフトウェアベースのメモリ階層化ソリューションである。これは、メモリページ単位でアプリケーションのアクセスパターンを継続的に監視し、アクセス頻度の低いコールドデータを自動的にNANDフラッシュに移行する。NANDフラッシュのビットあたりのコストはDRAMの約55分の1である。同時に、AIモデルを通じてワークロードのアクセスパターンを学習し、まもなく呼び出されるデータページを予測し、アプリケーションが要求を発行する前に積極的にDRAMにプリフェッチすることで、ソフトウェアが主記憶装置に直接アクセスするかのようにデータを読み取れるようにし、パフォーマンスへの影響を防ぐ。

出典：Nextplat

このメカニズム全体は、オペレーティングシステムや上位のアプリケーションに対して完全に透過的であり、ビジネスコードの変更や専用ハードウェアの追加は不要で、数分でデプロイが完了する。

公式データによると、このソリューションはシステムの有効メモリ容量を2～4倍に向上させ、インフラ全体のコストを約50％削減する。Neo4jグラフデータベース、EDAシミュレーション、映像レンダリングなどの典型的なシナリオでは、DRAMとフラッシュを1：1の比率で構成することで、純粋なDRAM構成の約95％のスループットを達成し、コストは大幅に削減される。

MEXTは以前、DellサーバーとAWSクラウドインスタンスで比較テストを実施した：

Dell/AWSにおけるMEXT拡張メモリ有無の比較図（出典：Nextplat）

すでにMEXTメモリ拡張を使用している場合、メモリとフラッシュの比率が1：1および1：3のときのNeo4jグラフデータベースのパフォーマンスとコストパフォーマンス：

出典：Nextplat

MEXTのアプローチは革命的なものではない。メモリの階層化やコールドデータのより安価なストレージメディアへの移行といった概念は、かなり以前から存在している。しかし、これまでの技術がデータセンターで大規模に普及しなかった主な理由は、予測アルゴリズムの精度が不十分だったことにある。予測が外れると、プログラムが必要なデータをフラッシュからDRAMに読み戻す際にレイテンシが直接暴露され、パフォーマンスの低下は許容できなかった。

MEXTのプレイクスルーは、このタスクにAIモデルを活用した点にある。彼らの予測メモリエンジンは、メモリアクセスパターンを継続的に分析し、AIによって次にどのデータページが使用される可能性が高いかを判断し、アプリケーションが実際に要求を発行する前に、データをフラッシュからDRAMに能動的に戻す。

AMDにとって、この買収は同社のフルスタック能力における重要なピースを補完するものとなる。EPYC CPU、Instinct GPU、ROCmソフトウェアスタックに加えて、MEXTがもたらすメモリ効率レイヤーにより、AMDはチップからデータフロースケジューリングに至るまでの完全なソリューションを顧客に提供できるようになる。これにより、顧客の総所有コスト（TCO）削減やGPUの「データ待ち」によるアイドル時間削減を支援すると同時に、AIインフラ市場における自社の競争力を強化する。

買収発表当日、AMDの株価は時間内に約7％上昇し、市場はこの方向性を支持する投票を行った。

もちろん、MEXTの技術が最終的にAMDのデータセンター製品にどの程度組み込まれるかは、時間が経ってみなければわからない。NANDフラッシュとDRAMのレイテンシにおける物理的な差は客観的に存在し、ソフトウェアレベルのAI予測だけでこのギャップを本当に埋められるかどうかは、大規模なデプロイ後の実際のパフォーマンスを見極める必要がある。

Apple：エッジサイドLLM、モデルをフラッシュに「保存」

データセンターがDRAMコストに頭を悩ませている一方で、消費者向けも同様の制約に直面している。スマートフォンなどの端末のDRAM容量は非常に限られているが、エッジサイドでの大規模言語モデルの推論需要を支えなければならない。Appleが提示した答えは、大規模言語モデルをフラッシュに常駐させ、必要に応じてメモリにロードするというものだ。

Appleの最新のAFM 3 Core Advancedは、200億パラメータのエッジサイド大規模言語モデルである。従来の方法ですべてのパラメータをDRAMにロードすると、コンシューマーデバイスのメモリ上限をはるかに超えてしまう。Appleは、スパースアクティベーションアーキテクチャによってこの問題を解決した。完全なモデルはすべてNANDフラッシュに格納され、推論時にはすべての重みをロードするのではなく、入力プロンプトに基づいて今回の推論に必要なエキスパートモジュールを一度に選択し、10億から40億パラメータのワーキングセットのみをDRAMにロードする。

AFM 3 Core Advancedモデルアーキテクチャ図

従来のMoEモデルがトークンごとにエキスパートを切り替え、頻繁なデータ移動を引き起こすのに対し、Appleはプロンプト粒度のルーティングメカニズムを採用し、DRAMに常駐する共有エキスパートの比率を高めることで、フラッシュとメモリ間の交換回数を大幅に削減し、ロードレイテンシを最小限に抑えている。これに命令レベル枝刈り（IFP）やTransformer層の削減などの最適化を組み合わせることで、最終的に200億パラメータモデルのDRAMピーク使用量を2GBから8GBの範囲に抑え、メモリ使用量と計算効率のバランスをさらに最適化し、エッジデバイスにMoEをデプロイする際のDRAM使用量が大きいという問題を効果的に解決し、iPhoneなどの端末でスムーズに動作することを可能にし、「大規模モデル、小メモリ」のエッジ推論を実現した。

このアーキテクチャは、急ごしらえで開発されたものではない。

実際、2024年に早くもAppleの研究チームは「LLM in a Flash」という論文を発表し、大規模言語モデルのパラメータをフラッシュに格納し、必要に応じてスケジューリングする技術的アプローチを体系的に検証した。これにより、クラウドの計算コストを削減すると同時に、エッジ側のAIアプリケーションに実現可能なメモリアーキテクチャサポートを提供し、CPUとGPUでそれぞれ素朴なロードと比較して4～5倍、および20～25倍高速な推論速度を実現できることを示している。

DRAMの値上がりが産業側からコンシューマーエレクトロニクスに波及する中、このソリューションはエッジAIの体験を支えると同時に、デバイスの大容量DRAMへの依存度を低下させる。

総合的に見ると、AMDとAppleの2つのアプローチは、それぞれデータセンターとエッジ側で同時に進化しているが、共通の結論を指し示している。すなわち、AI推論のメモリ階層が再構築されており、低頻度のKVキャッシュ、モデルの重み、エッジ側データは、高価なHBM/DRAMから徐々にNANDフラッシュ/SSD層に移行し、多層ストレージアーキテクチャを形成するのである。

このアーキテクチャの変化は、サプライチェーンに沿って多層的な波及効果を生み出している。Citrini Researchの分析によると、最も直接的な恩恵を受ける層はNANDフラッシュメーカーである。

Marvell：ハードウェア圧縮＋CXLで物理メモリを拡張

AMDやAppleがソフトウェアとアーキテクチャの最適化の道を選んだのに対し、Marvellはハードウェアレベルのブレークスルーを選択し、CXL高速相互接続プロトコルを活用し、ハードウェアインライン圧縮技術によって物理DRAMの実効容量を直接向上させた。

2026年6月、MarvellはStructeraシリーズのCXLコントローラ、Structera X（メモリ拡張コントローラ）とStructera A（ニアメモリアクセラレータ）を発表した。両チップには、自社開発のCDB（Compression-Decompression Block）ハードウェア圧縮モジュールが搭載されている。

データがDRAMに書き込まれる際、CDBモジュールはカスタマイズされたLZ4可逆圧縮アルゴリズムによりリアルタイムで圧縮する。読み取り時には、同時に解凍が完了する。このプロセス全体は、メモリパス内で独立して実行され、ホストCPUの演算リソースを消費せず、上位アプリケーションにも完全に透過的である。データの種類に応じて、1GBの物理DRAMは2～3.64倍の実効論理容量を発揮する。混合データベースのビジネスシナリオでは、平均圧縮率は3.64：1に達し、3分の1未満の物理メモリで同等のビジネスニーズを満たすことができる。

さらに、このソリューションにはさらに2つのコスト削減効果がある。1つは古いメモリの再利用で、Structera XコントローラはDDR4メモリの接続をサポートしており、退役したDDR4メモリをCXLメモリプールに組み込むことで、高価なDDR5の新規購入を減らすことができる。もう1つはメモリプーリングで、CXLプロトコルによって単一CPUによるメモリの専有制限を打破し、複数のサーバーでメモリリソースを共有し、システム内のアイドル容量を吸収する。

現在のDDR5の1GBあたり27～37米ドルの現物価格で計算すると、12TBのメモリプールだけでDRAMハードウェアコストは約50万米ドル近くになる。3倍の圧縮率で見積もると、物理DRAMの調達量は3分の2に削減でき、プール1つあたり30数万米ドルを節約できる。

SanDisk：NANDをGPUの下に配置

SanDiskのソリューションはさらに大胆で、パッケージレベルからAIチップのメモリアーキテクチャを再構築するものである。

SanDiskはSKハイニックスと共同で、High Bandwidth Flash（HBF）の標準化を推進しており、NANDフラッシュをさらに計算コアに近づけ、HBMとSSDの間に新しいストレージ階層を構築しようとしている。

SanDiskの特許ソリューションは、「GPUの下のNAND」アーキテクチャを提案している。高容量のNANDフラッシュをGPUまたはAIアクセラレータの真下に積層し、その周囲をHBMスタックで囲むことで、データ転送距離を大幅に短縮し、フラッシュのアクセス帯域幅を向上させる。計画では、HBFはHBM4と物理的に互換性を持ち、同体積のHBMの8～16倍の容量を実現し、コスト面で大きな優位性を持ち、長コンテキスト推論、KVキャッシュ、モデル重みのストリーミングロードなどの読み取り集約型シナリオを主な対象とする。

HBF（High Bandwidth Flash）と呼ばれるこの技術は、HBMとSSDの間に位置付けられる。HBMを机の上に広げた「参考書」に例えるなら、NANDベースのHBFはGPUの隣に置かれた「本棚」のようなものだ。HBMは即座に応答する必要のあるデータを処理し、GPUの下にあるNANDはより大きなデータを格納し、繰り返し読み書きを行う。

SanDiskの目標は、HBMに近い帯域幅を持ちながら、同程度のコストでHBMの8～16倍の容量を提供するHBFを開発することである。2026年2月、SanDiskとSKハイニックスはHBF仕様標準化アライアンスを正式に発足させた。SKハイニックスはHBMで蓄積した積層、パッケージング、インターポーザ技術を提供し、SanDiskはNANDとフラッシュメモリ設計の能力をもたらす。両社は、2026年下半期に最初のHBFサンプルを出荷し、2027年初頭にAI推論デバイスに適用する予定である。目標は、HBMが超低レイテンシの即時計算を担当し、HBFが大容量で高スループットの反復読み取りデータを引き継ぎ、SSDがコールドストレージを担当する、3層メモリアーキテクチャの構築である。

もちろん、HBFが大規模な商業化に向かうには、まだ多くのハードルを乗り越える必要がある。演算チップとNANDの積層による高熱密度、ハイブリッドボンディングと複雑な配線の歩留まり課題、そしてコールド/ホットデータの階層化スケジューリングのソフトウェアエコシステムなど、いずれも時間をかけて徐々に磨き上げる必要がある。

韓国の新英證券によると、HBF市場は2027年に形成され、2030年には120億米ドルの規模に成長すると予想されている。

数万ノードを運用するクラウドベンダーにとって、これは巨額の設備投資の最適化を意味する。現在、Structeraは業界初の量産型ハードウェアインライン圧縮対応CXLコントローラであり、関連技術ソリューションはすでにOCP（Open Compute Project）に標準化提案として提出されており、将来的な適合範囲はさらに拡大する見込みである。

前例：3D XPointの未完の道

言うまでもなく、フラッシュメモリをメインメモリの拡張に使用することは目新しいことではない。

2015年、IntelとMicronは共同で3D XPointストレージ技術を発表した。そのビジョンは、まさに今日の業界の課題を射抜いていた。つまり、DRAMとNANDフラッシュの中間的な性能を持ち、バイトアドレッシングをサポートし、コストがフラッシュに近い新しいストレージメディアを開発し、メモリと従来のストレージの間に新しい階層を構築することである。

残念ながら、3D XPointは当初の約束を果たせなかった。

プロセス開発の遅れにより、そのコストはDRAMにまで迫り、性能は通常のフラッシュより数倍速い程度にとどまった。さらに、Intelが自社のXeonプロセッサにバンドルする閉鎖的な戦略をとったため、主流市場に浸透することはついになかった。最終的にプロジェクトは中止され、Intelのフラッシュメモリ事業はSKハイニックスに売却され、かつて大きな期待を寄せられたこの技術は、ストレージ業界にとって痛ましい注釈として残された。

もしIntelが3D XPointを放棄していなかったら、今頃どれほどの利益を上げていただろうか。残念ながら歴史に「もし」はない。

さらに、国内でメモリ内計算やメモリプーリングソリューションを手掛けるスタートアップも、今後さらに注目を集めるだろう。DRAM価格が高止まりし、供給側が圧迫されている状況下で、真に信頼性の高いメモリ最適化ソリューションを提供できる企業は、資本市場で次のラウンドのチケットを手に入れる可能性があるからだ。

最後に

3D XPointの挫折から今日の複数の並行したアプローチまで、ストレージ業界のメモリ効率への探求は決して止まっていない。

AMDはAI予測でホット/コールドデータをスケジューリングし、Appleはスパースアクティベーションとフラッシュストレージでエッジメモリ使用量を圧縮し、Marvellはハードウェア圧縮で物理メモリの効用を高め、SanDiskは3D積層でNANDをGPUの足元に配置する。4社の技術的アプローチはそれぞれ異なるが、同じ方向を指し示している。AI推論のメモリ階層が再構築されており、ホットデータはDRAMとHBMに残りパフォーマンスを保証し、ウォーム/コールドデータは徐々にフラッシュ層に移行して容量を引き受け、複数のメディアが協調してパフォーマンスとコストのバランスを取るのである。

DRAMの高騰は、業界全体を「梁山泊に追い詰め」ている。しかし、まさにこのプレッシャーこそが、一連の目を見張るような技術革新を生み出している。

否定できないのは、フラッシュとDRAMのレイテンシにおける物理的な溝は常に存在し、各種ソリューションの実際のパフォーマンスは大規模なデプロイによる検証を待たなければならないということだ。しかし確実に言えるのは、単純にDRAMを積み上げて問題を解決する時代は終わりつつあり、より効率的で、より階層化されたメモリシステムが、業界の新たな方向性であるということだ。

本文出典：半導体業界観察

リスク告知及び免責条項

        市場にはリスクが伴い、投資には注意が必要です。本記事は個別の投資アドバイスを構成するものではなく、個々のユーザーの特別な投資目標、財務状況、ニーズを考慮したものでもありません。ユーザーは本記事に含まれる意見、見解、または結論が自身の特定の状況に適合するかどうかを検討する必要があります。これに基づく投資は自己責任で行ってください。