ファーウェイが「Taoの法則」論文のV2版を公開:Kirin 2026のデータが初めて公開され、エンジニアリングの詳細と測定データを補完

洞察打撃の監視によると、華為技術(ファーウェイ)の半導体責任者である何庭波氏は、7月3日に中国科学院のプレプリントプラットフォームChinaXivに論文「多レベル電子システムのための時間収縮理論」(タオの法則)V2バージョンを発表しました。5月25日に発表されたV1バージョンと比較して、新版は理論的枠組みに基づいた豊富なエンジニアリング実装の詳細と測定された定量データを補完し、8章からなる完全な議論システムを形成しています。また、τ層状時空間モデル、LogicFoldingアーキテクチャ、ボンディングインターフェース断面、Unified Bus相互接続アーキテクチャ、Hi-ONE光エンジンなどのコア技術をカバーする原理図と模式図も紹介しています。エンジニアリング実装の面では、V2バージョンはLogicFoldingの「ギア比」概念を深く説明しています。混合ボンディング間隔がトップレベル金属配線のサイズに近づくと、3D設計空間は従来の「マクロブロックレベルの離散最適化」から「セルレベルの連続最適化」へと移行し、グローバルに最適な垂直論理分割を実現し、従来の3Dスタッキングが機能ブロックごとに層を重ねるしかなかった制限を突破します。V2バージョンはまた、初めて量産測定データテーブルを提示し、ベンチマークとなるKirin 9030 Proと比較したKirin 2026の電圧、周波数、正規化消費電力、面積、電力密度パラメータを明確にリストアップし、時間定数τを中心とするポストムーア時代のスケーリング理論を測定データでさらに検証しています。
原文表示
このページには第三者のコンテンツが含まれている場合があり、情報提供のみを目的としております(表明・保証をするものではありません)。Gateによる見解の支持や、金融・専門的な助言とみなされるべきものではありません。詳細については免責事項をご覧ください。
  • 報酬
  • コメント
  • リポスト
  • 共有
コメント
コメントを追加
コメントを追加
コメントなし
  • ピン留め