三星和SK考量混合鍵合技術導入HBM的時機

三星電子（Samsung Electronics）與SK海力士（SK Hynix）正針對何時導入混合鍵合（hybrid bonding）技術以實現下一代高頻寬記憶體（HBM），進行更深層的討論。
原因在於該技術的關鍵優勢——「厚度縮減」與「增強散熱效能」——的需求已降低。業界認為，一旦HBM中的I/O（輸入輸出端子）數量大幅增加，採用混合鍵合的必要性將會再次浮現。
根據業界6日的觀察，混合鍵合全面應用於下一代HBM的時間點可能比預期延後。雖然曾有預測指出，混合鍵合技術可能從HBM4（第六代HBM）開始導入，但由於技術難度等因素，最終未能實現。
包括三星電子和SK海力士在內的主要記憶體公司，持續研究與開發（R&D）將混合鍵合這項下一代封裝技術應用於HBM。目前HBM量產所使用的鍵合技術是熱壓鍵合（TC bonding）。其結構是在DRAM與DRAM之間放置稱為凸塊（bumps）的細微突起物以及作為支撐的底部填充材料（underfill），再透過熱與壓力進行接合。
混合鍵合直接將各DRAM的銅導線連接。由於不使用凸塊，更容易減少HBM的整體厚度，並能改善散熱特性與功耗效率。作為HBM內部數據傳輸路徑的I/O（輸入輸出端子）也能以更高密度進行連接。
最初，三星電子和SK海力士被預期最快在HBM4（第六代HBM）導入混合鍵合技術，但最終改採傳統的TC鍵合。現在有預測指出，該技術可能從16層堆疊的HBM4E（第七代HBM）開始採用。預期的導入時間點已向後推遲。
下一代HBM對厚度縮減的需求降低
業界也有觀察認為，混合鍵合導入時機可能進一步延後。原因在於混合鍵合的優勢——減少HBM厚度與改善散熱特性——的必要性正在下降。
以HBM厚度為例，業界標準正逐漸放寬。原本HBM標準在HBM3E（第五代HBM）之前均為720微米厚度，但到了HBM4已提高至775微米。主要驅動力在於HBM4的DRAM堆疊層數從先前的8層與12層，增加至12層與16層。
據了解，聯合電子裝置工程委員會（JEDEC）正在討論一項計畫，針對堆疊20層的下一代HBM（如HBM5），將其厚度從900微米放寬至最高約1,000微米。若厚度標準放寬，DRAM之間的間距便不必極度縮小，這可減輕鍵合技術的負擔。
關鍵客戶如Nvidia對高堆疊HBM的需求延後，也是一項變數。
一位記憶體業界官員A表示：「目前客戶與記憶體製造商之間關於16層HBM的討論並不活躍。」並補充道：「目前來看，即使在HBM4E，12層產品仍很可能維持主流地位。」
三星與SK以獨立裝置改善HBM散熱，預計從HBM5開始導入
混合鍵合由於去除了導熱性低的底部填充材料，因此也有利於改善HBM的散熱特性。
然而，三星電子和SK海力士近期開發出以不同方式改善HBM散熱特性的技術。其核心是在HBM旁放置一個獨立的散熱裝置。三星電子稱之為熱路徑塊（HPB），SK海力士則稱之為iHBM（ICE HBM）。兩家公司正針對該技術在HBM5的應用進行測試。
封裝業界官員B表示：「實現散熱裝置並將其放置在HBM核心晶粒旁，技術上並非十分困難，因此商業化應無障礙。」並補充道：「從記憶體公司的角度來看，這是一個穩定的選擇。」
「混合鍵合的研發將持續進行」
儘管如此，三星電子和SK海力士預計仍會持續進行混合鍵合的研發。這是因為在下一代HBM中，若I/O數量增加且密度提升，採用混合鍵合將變得更具優勢。
例如，HBM4已實現2,048個I/O，是前一代HBM3E的兩倍。在此情況下，HBM內部的間距必須大幅縮小。TC鍵合被認為難以再實現更多I/O，因為凸塊在熔化時會向側邊擴散。
封裝業界官員C表示：「中長期來看，有討論指出從HBM5E開始，I/O數量將再次倍增至4,096。」並補充道：「屆時I/O間距非常狹窄，因此需要採用混合鍵合。」