英特爾押注「1.4nm架構變體」…正面與背面供電技術雙管齊下

整合元件製造商（IDM）英特爾據傳內部正在評估一種同時利用正面與背面供電的架構，以在1.4nm等級的超精細節點上追趕競爭對手。業界消息指出，英特爾原先計畫在1.4nm基礎製程14A上僅採用背面供電（BSPDN）技術「PowerDirect」。然而，對於後續的14A2製程，據稱正在評估引入同時使用正面與背面的「雙面」架構。這項結構變化直接與微影極限（隨機缺陷）有關，因為英特爾追求的底層金屬互連（M0）間距已縮小至約21nm。
英特爾已正式宣布計畫將晶片密度提升至現有18A的1.3倍，以追上台積電的N2/A14與三星的SF2Z。14A製程的M0間距目標約為28nm，但透過半節點式改良，14A2的M0間距預計將推至21nm。在此情況下，即使進行兩次微影（雙重曝光），整體密度增益仍然足夠大，使得每台價格數百億韓元的High NA EUV機台經濟效益反而提升。
問題在於，一旦電路線寬縮至21nm或更低，互連電阻會呈指數級上升。原本為背面供電打造的奈米矽穿孔（nTSV）基礎設施，無法獨力承載電晶體所需的電流密度，導致電壓急遽下降的「IR壓降」現象。因此，分析指出英特爾採用了一種混合結構：保留背面供電網路作為主要路徑，同時將部分正面金屬互連重新分配給輔助電源與時脈訊號，以確保因微縮與微影極限而不足的電源餘裕。儘管這會增加互連複雜度，但此舉被解讀為一種「妥協產物」，是為了擠出21nm製程規格而進行的架構逆向調整。
英特爾時間緊迫。依照其路線圖，14A預計於2028年進入風險生產，2029年量產。為此，英特爾計畫於今年10月向外部客戶提供14A製程設計套件（PDK）0.9版，並面臨在未來18個月內鎖定主要無晶圓廠客戶訂單的任務。相較之下，競爭對手台積電已在2025至2026年間確保其2nm（N2）製程的穩定良率，並配合最大客戶蘋果的產品上市時程完成市場導入。此外，當英特爾在2028年開始14A風險生產時，台積電預計已將真正的1.4nm（A14）成品推向市場。三星電子同樣計畫在2027年將採用背面供電的增強型2nm製程「SF2Z」商業化。三星最大的武器是自3nm節點首次採用環繞閘極（GAA）電晶體結構以來所累積的熟練度。
業界人士解釋：「英特爾因為在20A/18A首次同時導入GAA與BSPDN，導致良率難以確保；而三星僅是在已驗證的2nm GAA結構上疊加背面供電（BSPDN），技術風險遠低得多。」
$INTC