華為發布『陶氏定律』論文V2版本:首次公開Kirin 2026數據,補充工程細節與實測數據

根據動察beat監測,華為半導體帶頭人何庭波於7月3日在中國科學院預發布平台ChinaXiv上發表了論文《多層級電子系統的時間縮放理論》(陶氏定律)V2版本。相比於5月25日發布的V1版本,新版本在理論框架的基礎上補充了豐富的工程實現細節和實測量化數據,形成了8個章節的完整論述體系,並附上了涵蓋τ分層時空模型、LogicFolding架構、鍵合界面截面、Unified Bus互聯架構、Hi-ONE光引擎等核心技術的原理圖和示意圖。在工程實現方面,V2版本深入解釋了LogicFolding的「齒輪比」概念:當混合鍵合間距接近頂層金屬佈線尺寸時,3D設計空間從傳統的「宏塊級離散優化」轉向「單元級連續優化」,實現全局最優的垂直邏輯劃分,突破了傳統3D堆疊只能按功能塊分層的限制。V2版本還首次呈現了量產實測數據表,明確列出了麒麟2026相比基準麒麟9030 Pro的電壓、頻率、歸一化功耗、面積和功率密度參數,透過實測數據進一步驗證了以時間常數τ為核心的後摩爾時代縮放理論。
查看原文
此頁面可能包含第三方內容,僅供參考(非陳述或保證),不應被視為 Gate 認可其觀點表述,也不得被視為財務或專業建議。詳見聲明
  • 打賞
  • 回覆
  • 轉發
  • 分享
回覆
請輸入回覆內容
請輸入回覆內容
暫無回覆