Các nhà khoa học phát triển quy trình công nghệ mới để xếp chồng chip, tích hợp bộ nhớ băng thông cao với mật độ tăng gấp 4 lần

Tin từ Hỏa Tinh Tài Kinh: các nhà khoa học tại Viện Nghiên cứu Kỹ thuật Công nghiệp Hàn Quốc và Đại học Khoa học và Công nghệ Pohang đã phát triển một quy trình sản xuất mới, có thể xếp chồng ổn định hơn 10 tấm chip bán dẫn siêu mỏng. Nhờ đó, đạt được mật độ tích hợp xấp xỉ 4 lần so với bộ nhớ băng thông cao thương mại (HBM). Đột phá này được kỳ vọng sẽ giúp giảm bớt nút thắt về lưu trữ mà trí tuệ nhân tạo (AI) đang gặp phải. Bài báo liên quan được đăng trên số mới của tạp chí Engineering Results. (Tài Liên)
Xem bản gốc
Trang này có thể chứa nội dung của bên thứ ba, được cung cấp chỉ nhằm mục đích thông tin (không phải là tuyên bố/bảo đảm) và không được coi là sự chứng thực cho quan điểm của Gate hoặc là lời khuyên về tài chính hoặc chuyên môn. Xem Tuyên bố từ chối trách nhiệm để biết chi tiết.
  • Phần thưởng
  • Bình luận
  • Đăng lại
  • Retweed
Bình luận
Thêm một bình luận
Thêm một bình luận
Không có bình luận
  • Đã ghim