Intel xem xét kiến trúc nguồn điện hai mặt cho quy trình 1.4nm để cạnh tranh với TSMC và Samsung

robot
Đang tạo bản tóm tắt
Ngày 5 tháng 7, Intel đang xem xét áp dụng kiến trúc cấp nguồn hai mặt sử dụng cả nguồn cung cấp phía trước và phía sau trong quy trình siêu mịn 1.4nm để bắt kịp các đối thủ cạnh tranh. Các nguồn tin trong ngành cho biết Intel ban đầu dự định sử dụng công nghệ cấp nguồn phía sau PowerDirect trong quy trình cơ sở 14A ở 1.4nm, nhưng hiện đang cân nhắc việc giới thiệu kiến trúc hai mặt trong quy trình 14A2 tiếp theo. Intel trước đó đã công bố kế hoạch tăng mật độ chip lên 1,3 lần trong quy trình 14A so với quy trình 18A; bước M0 mục tiêu cho quy trình 14A xấp xỉ 28nm, trong khi quy trình 14A2 có thể tiến bước M0 lên 21nm thông qua các cải tiến nửa nút. Trong khi duy trì mạng lưới cấp nguồn phía sau làm nguồn chính, Intel sẽ phân bổ lại một số dây kim loại phía trước cho mục đích cấp nguồn phụ trợ và tín hiệu đồng hồ để bù đắp cho sự thiếu hụt biên độ nguồn do hạn chế về tỷ lệ và phơi sáng. Quy trình Intel 14A dự kiến sẽ bước vào sản xuất rủi ro vào năm 2028 và sản xuất hàng loạt vào năm 2029. Intel cần phát hành phiên bản 0.9 của bộ công cụ thiết kế quy trình 14A cho khách hàng bên ngoài vào tháng 10 năm nay và đảm bảo các đơn đặt hàng xác nhận từ các khách hàng fabless lớn trong vòng 18 tháng tiếp theo. Để so sánh, TSMC dự kiến sẽ xuất xưởng các sản phẩm A14 1.4nm thực tế vào năm 2028, trong khi Samsung Electronics đặt mục tiêu thương mại hóa quy trình cải tiến 2nm SF2Z sử dụng công nghệ cấp nguồn phía sau vào năm 2027.
Xem bản gốc
Trang này có thể chứa nội dung của bên thứ ba, được cung cấp chỉ nhằm mục đích thông tin (không phải là tuyên bố/bảo đảm) và không được coi là sự chứng thực cho quan điểm của Gate hoặc là lời khuyên về tài chính hoặc chuyên môn. Xem Tuyên bố từ chối trách nhiệm để biết chi tiết.
  • Phần thưởng
  • Bình luận
  • Đăng lại
  • Retweed
Bình luận
Thêm một bình luận
Thêm một bình luận
Không có bình luận
  • Đã ghim